[發明專利]一種低延遲指令調度器在審
| 申請號： | 201810030690.3 | 申請日： | 2018-01-12 |
| 公開（公告）號： | CN108196849A | 公開（公告）日： | 2018-06-22 |
| 發明（設計）人： | 洪振洲;李庭育;陳育鳴;魏智汎 | 申請（專利權）人： | 江蘇華存電子科技有限公司 |
| 主分類號： | G06F8/41 | 分類號： | G06F8/41;G06F9/38 |
| 代理公司： | 暫無信息 | 代理人： | 暫無信息 |
| 地址： | 226300 江蘇*** | 國省代碼： | 江蘇;32 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 指令調度器 低延遲 總線 微處理器 局部內存 硬件模塊 總線連接 調度控制器 外部總線 指令完成 中央命令 子模塊 延遲 | ||
【權利要求書】：
1.一種低延遲指令調度器，包括微處理器（1）和指令調度器（2），其特征在于：所述微處理器（1）通過內部低延遲總線（3）連接指令調度器（2），所述指令調度器（2）分別連接多個硬件模塊，且多個硬件模塊分別連接局部內存總線（4），所述局部內存總線（4）連接內部低延遲總線（3）。
2.實現權利要求1所述的一種低延遲指令調度器的使用方法，其特征在于：使用方法包括以下步驟：
A、微處理器經由內部低延遲總線對此指令中央控制模塊下予命令；
B、多個硬件模塊根據cmdq cfg訊號得知目前有多少指令需要處理并透過外部總線進入到微處理器之低延遲總線抓取指令；
C、抓取完成后，再透過總線改寫寄存器以通知微處理器指令已經被抓取，主要節省微處理器所發出之讀寫等待時間，進而提升微處理器對指令中央支配模塊讀寫速度至數十倍。
3.根據權利要求1所述的一種低延遲指令調度器，其特征在于：多個硬件模塊包括第一硬件模塊（5）、第二硬件模塊（6）、第三硬件模塊（7）、第N硬件模塊，N為大于3的整數。
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于江蘇華存電子科技有限公司，未經江蘇華存電子科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810030690.3/1.html，轉載請聲明來源鉆瓜專利網。
