[發(fā)明專利]一種基于FPGA的數(shù)據(jù)傳輸系統(tǒng)及方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201810026477.5
• 申請(qǐng)日: 2018-01-11
• 公開（公告）號(hào): CN108259368A
• 公開（公告）日: 2018-07-06
• 發(fā)明（設(shè)計(jì)）人: 王凱
• 申請(qǐng)（專利權(quán)）人: 鄭州云海信息技術(shù)有限公司
• 主分類號(hào): H04L12/801
• 分類號(hào): H04L12/801;H04L12/833;H04L12/865
• 代理公司: 濟(jì)南誠(chéng)智商標(biāo)專利事務(wù)所有限公司 37105
• 代理人: 李修杰

1.一種基于FPGA的數(shù)據(jù)傳輸系統(tǒng)，其特征在于，所述數(shù)據(jù)傳輸系統(tǒng)包括：輸入端數(shù)據(jù)接口(1)、虛擬通道管理模塊(2)、多個(gè)虛擬通道(3)、仲裁模塊(4)以及輸出端數(shù)據(jù)接口(5)；其中，

所述虛擬通道管理模塊(2)，用于獲取來自所述輸入端數(shù)據(jù)接口(1)的數(shù)據(jù)包，并根據(jù)所述數(shù)據(jù)包的包頭將不同的數(shù)據(jù)包分別存儲(chǔ)到不同的虛擬通道(3)中，以及，讀取所述虛擬通道(3)中的數(shù)據(jù)包并將所述數(shù)據(jù)包輸出至所述仲裁模塊(4)；

所述仲裁模塊(4)，用于對(duì)所述虛擬通道(3)的優(yōu)先級(jí)進(jìn)行仲裁，并根據(jù)所述虛擬通道(3)的優(yōu)先級(jí)順序?qū)⑺鰯?shù)據(jù)包傳輸至輸出端數(shù)據(jù)接口(5)。

2.根據(jù)權(quán)利要求1所述一種基于FPGA的數(shù)據(jù)傳輸系統(tǒng)，其特征在于，所述虛擬通道管理模塊(2)還用于，當(dāng)不同數(shù)據(jù)包被存放至同一個(gè)虛擬通道(3)中時(shí)，對(duì)不同數(shù)據(jù)包添加唯一的ID；

所述仲裁模塊(4)還用于，根據(jù)數(shù)據(jù)包的ID，對(duì)同一個(gè)虛擬通道(3)中不同數(shù)據(jù)包的優(yōu)先級(jí)進(jìn)行仲裁，并根據(jù)數(shù)據(jù)包的優(yōu)先級(jí)順序進(jìn)行數(shù)據(jù)傳輸。

3.根據(jù)權(quán)利要求1所述一種基于FPGA的數(shù)據(jù)傳輸系統(tǒng)，其特征在于，所述數(shù)據(jù)傳輸系統(tǒng)中還包括有冗余虛擬通道，用于以循環(huán)使用的方式暫存數(shù)據(jù)包。

4.根據(jù)權(quán)利要求3所述的一種基于FPGA的數(shù)據(jù)傳輸系統(tǒng)，其特征在于，所述虛擬通道管理模塊(2)還用于，檢測(cè)所述多個(gè)虛擬通道(3)的剩余存儲(chǔ)空間，當(dāng)所述多個(gè)虛擬通道(3)中任意一個(gè)虛擬通道的存儲(chǔ)空間不足以繼續(xù)存放數(shù)據(jù)包時(shí)，將所述任意一個(gè)虛擬通道中的下一個(gè)數(shù)據(jù)包存儲(chǔ)至所述冗余虛擬通道中。

5.根據(jù)權(quán)利要求1-4中任意一項(xiàng)所述的一種基于FPGA的數(shù)據(jù)傳輸系統(tǒng)，其特征在于，所述虛擬通道(3)為利用catalog ip工具生成的緩沖寄存器。

6.一種基于FPGA的數(shù)據(jù)傳輸方法，其特征在于，所述方法包括如下步驟：

獲取數(shù)據(jù)包；

根據(jù)所述數(shù)據(jù)包的包頭，將不同的數(shù)據(jù)包分別存儲(chǔ)到不同的虛擬通道中；

根據(jù)虛擬通道的優(yōu)先級(jí)順序，進(jìn)行數(shù)據(jù)包輸出。

7.根據(jù)權(quán)利要求6所述的一種基于FPGA的數(shù)據(jù)傳輸方法，其特征在于，根據(jù)所述數(shù)據(jù)包的包頭，將不同的數(shù)據(jù)包分別存儲(chǔ)到不同的虛擬通道中，具體包括如下步驟：

當(dāng)不同的數(shù)據(jù)包被存放至同一個(gè)虛擬通道中時(shí)，對(duì)所述不同的數(shù)據(jù)包分別添加唯一的ID；

根據(jù)所述ID，對(duì)所述不同的數(shù)據(jù)包進(jìn)行仲裁，確定所述不同的數(shù)據(jù)包在同一個(gè)虛擬通道中的優(yōu)先級(jí)順序。

8.根據(jù)權(quán)利要求6所述的一種基于FPGA的數(shù)據(jù)傳輸方法，其特征在于，根據(jù)所述數(shù)據(jù)包的包頭，將不同的數(shù)據(jù)包分別存儲(chǔ)到不同的虛擬通道中之后，所述方法還包括：

檢測(cè)所述虛擬通道的剩余存儲(chǔ)空間；

當(dāng)所述虛擬通道的剩余存儲(chǔ)空間不足以繼續(xù)存放數(shù)據(jù)包時(shí)，將無(wú)法存放的數(shù)據(jù)包暫存至冗余虛擬通道中，所述冗余虛擬通道用于以循環(huán)使用的方式暫存數(shù)據(jù)包；

無(wú)法存放的數(shù)據(jù)包輸出完畢后，釋放冗余虛擬通道。

9.根據(jù)權(quán)利要求6-8中任意一項(xiàng)所述的一種基于FPGA的數(shù)據(jù)傳輸方法，其特征在于，所述虛擬通道為利用catalog ip工具生成的緩沖寄存器。