[發明專利]在存儲器編程期間斜變抑制電壓

有效

• 申請號: 201810022406.8
• 申請日: 2015-03-27
• 公開（公告）號: CN107886988B
• 公開（公告）日: 2022-04-12
• 發明（設計）人: S.拉瓦德;P.卡拉瓦德;N.米爾克;K.帕拉特;S.S.拉胡納桑
• 申請（專利權）人: 英特爾公司
• 主分類號: G11C16/34
• 分類號: G11C16/34
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 徐紅燕;申屠偉進

抑制電壓是被施加到鄰近于使存儲器單元在程序操作期間寫入的程序字線的字線的電壓。可以在程序脈沖期間斜升用于程序操作的抑制電壓。作為施加導致初始升壓通道電勢由于泄露而急劇地減少的恒定的高抑制電壓的替代，系統可以更低地開始使抑制電壓并在程序脈沖期間斜升抑制電壓。斜升可以是在程序脈沖期間的持續斜變或處于有限離散步驟。這樣的抑制電壓的斜變可以提供程序干擾和抑制干擾之間的更好的權衡。

本案為分案申請。其母案的發明名稱為“在存儲器編程期間斜變抑制電壓”，申請日為2015年3月27日，申請號為201580010729.X。

技術領域

本發明的實施例一般涉及存儲器設備，并且更特別地涉及在存儲器編程期間斜升抑制電壓以改進程序干擾和抑制干擾之間的權衡。

版權通知/許可

本專利文獻的公開內容的部分可包含受版權保護的材料。版權所有人不反對任何人對專利文獻或專利公開內容的復制，因為其出現在專利與商標局專利文件或記錄中，但是版權所有人另外保留對其的所有版權權利。版權通知適用于如下面描述的、和在關于其的附圖中的所有數據，以及適用于下面描述的任何軟件：版權?2014，英特爾公司，保留所有權利。

背景技術

計算設備依賴于儲存設備以存儲在計算設備中使用的代碼和數據。固態存儲器設備提供了不具有在常規旋轉磁盤儲存設備中使用的機械部分的非易失性儲存。常見的固態儲存技術是閃速存儲器，并且更具體地，基于NAND的閃速存儲器是尤其常見的。通過在被編程的字線上施加高電壓來對諸如閃速存儲器的固態存儲器進行寫入或編程。被編程的單元位于被編程的字線和被選擇的位線的交叉點處。被抑制的單元位于被編程的字線和未被選擇的位線的交叉點處。將需要被編程的單元保持在零通道電勢處（通過將電壓從被選擇的位線傳遞至它們的通道），并通過對不需要被編程的單元的通道升壓（將它們與未被選擇的位線隔離并允許通道電容性地耦合到抑制電壓）來抑制不需要被編程的單元。在兩個或若干鄰近字線上施加抑制電壓到被編程的字線。被抑制的通道的升壓電壓可以被稱為升壓通道電勢，并且通常高于在其處可以從存儲器設備讀取數據的正常操作電壓水平。通過來自抑制電壓的電容性耦合以及通道中的升壓泄漏來確定被抑制的通道的升壓通道電勢。

存儲器設備易受兩個不同種類的程序錯誤影響，兩個不同種類的程序錯誤通常被稱為“干擾”，或者無意編程或改變不是寫入操作的意圖目標的其它存儲器單元。存儲器單元可以被稱為犧牲品單元（victim cell）。兩個種類的無意編程可以被識別為程序干擾（PD）和抑制干擾（ID）。PD發生于屬于被編程的字線和未被選擇的位線的單元上。ID發生于屬于被抑制的字線（在抑制電壓下的字線）和被選擇的位線的單元上。當升壓通道電勢在被抑制的通道中不夠（低）時PD發生，這引起無意編程。通常，系統增加抑制字線上的抑制電壓以改進未被選擇的位線上的升壓通道電勢，這最終減少PD。

在ID方面，也在被選擇的位線上的抑制字線上的單元可能在程序操作期間、尤其是在高抑制電壓的情況下被無意地寫入。因此，增加抑制電壓可以減少PD，但是增加抑制電壓趨向于增加ID。因此將理解的是，存在提供足夠高的抑制電壓以將PD維持在期望比率與不增加抑制電壓以將ID維持在期望比率之間的權衡。

附圖說明

以下描述包括具有通過本發明的實施例的實現方式的示例的方式給出的圖解的附圖的討論。應通過示例的方式而不是通過限制的方式來理解附圖。如本文中使用的，對一個或多個“實施例”的參考要被理解為描述在本發明的至少一個實現方式中包括的特定的特征、結構、和/或特性。因此，在本文中出現的諸如“在一個實施例中”或“在替換實施例中”的短語描述本發明的各種實施例和實現方式，并且不必然地全部指的是相同的實施例。然而，它們也不必然是互相排斥的。

圖1是其中在程序操作窗口期間增加抑制電壓的具有存儲器設備的系統的實施例的框圖。

圖2是在程序操作期間斜升抑制電壓的系統中的電壓波形的實施例的圖表表示。