[發(fā)明專利]集成電路封裝結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 201810021062.9
• 申請日: 2012-10-08
• 公開（公告）號: CN108054152A
• 公開（公告）日: 2018-05-18
• 發(fā)明（設計）人: 童耿直;林子閎
• 申請（專利權(quán)）人: 聯(lián)發(fā)科技股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/31;H01L25/10
• 代理公司: 北京市萬慧達律師事務所 11111
• 代理人: 白華勝;王蕊

本發(fā)明提供了一種集成電路封裝結(jié)構(gòu)，包括：第一集成電路封裝，其包括：第一封裝基板，具有相對的第一表面與第二表面；以及第一半導體芯片，設置于第一封裝基板的第一表面的第一部上。此外，第二集成電路封裝，設置于第一封裝基板的第一表面的不同于第一部分的第二部分上，包括：第二封裝基板，具有相對的第三表面與第四表面；以及第二半導體芯片，設置于第二封裝基板的第三表面的一部分上，其中第二半導體芯片具有不同于第一半導體芯片的功能。

本發(fā)明為申請?zhí)枮椤?01210377006.1”，發(fā)明名稱為“集成電路封裝結(jié)構(gòu)”的發(fā)明專利申請的分案申請。

技術(shù)領(lǐng)域

本發(fā)明關(guān)于集成電路封裝結(jié)構(gòu)(IC package structure)，且特別關(guān)于相鄰型疊合式封裝(side-by package-on-package)型態(tài)的一種封裝結(jié)構(gòu)，其包括垂直與水平設置于封裝基板上的數(shù)個半導體芯片。

背景技術(shù)

電子裝置需要于具有較少物理空間的集成電路封裝內(nèi)封裝有更多的集成電路。其中部份技術(shù)著重于在每一集成電路中整合有更多功能，而其他技術(shù)則著重于將此些集成電路堆疊于單一封裝之內(nèi)。當這些方法在集成電路內(nèi)提供更多的功能時，上述技術(shù)恐無法完全地解決如較低高度、較小尺寸以及成本降低等需求。

而當今移動電子裝置，例如為智能型手機(smart phone)以及個人數(shù)字助理(PDA)等，期望于愈來愈低的成本下將愈來愈多的集成電路封裝于愈來愈小的物理空間。目前已發(fā)展出如多芯片封裝(multi-chip package)與封裝內(nèi)封裝(package-in-package，PIP)等眾多技術(shù)，以符合上述需求。

發(fā)明內(nèi)容

為了解決在狹小的空間內(nèi)集成更多的芯片的技術(shù)問題，本發(fā)明特提供一種新的集成電路封裝結(jié)構(gòu)。

依據(jù)實施方式，本發(fā)明提供了一種集成電路封裝結(jié)構(gòu)，包括：一種集成電路封裝結(jié)構(gòu)，包括：

第一集成電路封裝，所述第一集成電路封裝包括：

第一封裝基板，具有相對的第一表面與第二表面；以及

第一半導體芯片，設置于所述第一封裝基板的所述第一表面的第一部分上；

覆蓋于所述第一半導體芯片以及所述第一封裝基板的所述第一表面的所述第一部分的第一封裝層；

第二集成電路封裝，設置于所述第一封裝基板的所述第一表面的不同于所述第一部分的第二部分上，且與所述第一半導體芯片和所述第一封裝層不重疊，所述第二集成電路封裝包括：

第二封裝基板，具有相對的第三表面與第四表面；

多個第二錫球，設置于所述第二封裝基板的所述第四表面上；以及

第二半導體芯片，設置于所述第二封裝基板的所述第三表面的部分上，其中所述第二半導體芯片具有不同于所述第一半導體芯片的功能；以及

覆蓋于所述第二半導體芯片以及所述第一封裝基板的所述第一表面的所述第二部分的第二封裝層；

其中，沒有其他集成電路封裝形成于所述第一集成電路封裝之上；

其中，所述集成電路封裝結(jié)構(gòu)更包括印刷電路板，具有相對的第五表面與第六表面，其中所述第一集成電路封裝設置于所述印刷電路板的所述第五表面之上；

其中，所述第一半導體芯片為邏輯芯片，而所述第二半導體芯片為包括有易失性存儲裝置與非易失性存儲裝置的整合芯片；

其中，所述第一封裝基板的所述第一表面的第三部內(nèi)形成有數(shù)個總線；

其中，所述第一集成電路封裝的所述邏輯芯片與所述第二集成電路封裝的所述整合芯片通過所述第一封裝基板的所述數(shù)個總線連接而不通過形成于所述印刷電路板內(nèi)的總線連接。