[發明專利]集成電路封裝結構

在審

• 申請號: 201810021062.9
• 申請日: 2012-10-08
• 公開（公告）號: CN108054152A
• 公開（公告）日: 2018-05-18
• 發明（設計）人: 童耿直;林子閎
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/31;H01L25/10
• 代理公司: 北京市萬慧達律師事務所 11111
• 代理人: 白華勝;王蕊

1.一種集成電路封裝結構，包括：

第一集成電路封裝，所述第一集成電路封裝包括：

第一封裝基板，具有相對的第一表面與第二表面；以及

第一半導體芯片，設置于所述第一封裝基板的所述第一表面的第一部分上；

覆蓋于所述第一半導體芯片以及所述第一封裝基板的所述第一表面的所述第一部分的第一封裝層；

第二集成電路封裝，設置于所述第一封裝基板的所述第一表面的不同于所述第一部分的第二部分上，且與所述第一半導體芯片和所述第一封裝層不重疊，所述第二集成電路封裝包括：

第二封裝基板，具有相對的第三表面與第四表面；

多個第二錫球，設置于所述第二封裝基板的所述第四表面上；以及

第二半導體芯片，設置于所述第二封裝基板的所述第三表面的部分上，其中所述第二半導體芯片具有不同于所述第一半導體芯片的功能；以及

覆蓋于所述第二半導體芯片以及所述第一封裝基板的所述第一表面的所述第二部分的第二封裝層；

其中，沒有其他集成電路封裝形成于所述第一集成電路封裝之上；

其中，所述集成電路封裝結構更包括印刷電路板，具有相對的第五表面與第六表面，其中所述第一集成電路封裝設置于所述印刷電路板的所述第五表面之上；

其中，所述第一半導體芯片為邏輯芯片，而所述第二半導體芯片為包括有易失性存儲裝置與非易失性存儲裝置的整合芯片；

其中，所述第一封裝基板的所述第一表面的第三部內形成有數個總線；

其中，所述第一集成電路封裝的所述邏輯芯片與所述第二集成電路封裝的所述整合芯片通過所述第一封裝基板的所述數個總線連接而不通過形成于所述印刷電路板內的總線連接。

2.如權利要求1所述的集成電路封裝結構，其特征在于，更包括多個第一錫球，設置于所述第一封裝基板的所述第二表面上，其中所述第一集成電路封裝透過所述多個第一錫球的連結而設置于所述印刷電路板的所述第五表面上。

3.如權利要求1所述的集成電路封裝結構，其特征在于，所述第二集成電路芯片透過所述多個第二錫球的連結而設置于所述第一封裝基板的所述第一表面上。

4.如權利要求1所述的集成電路封裝結構，其特征在于，所述第一半導體芯片為微處理器芯片，而所述第二半導體芯片包括低功率雙倍數據率存儲裝置與嵌入式閃存。

5.如權利要求1所述的集成電路封裝結構，其特征在于，所述第二集成電路封裝從所述第一半導體芯片的一側而堆疊于所述第一集成電路封裝之上，進而形成了具有相鄰型疊合式封裝型態的集成電路封裝結構。