[發明專利]一種通孔結構及其方法

有效

• 申請號: 201810020289.1
• 申請日: 2018-01-09
• 公開（公告）號: CN110021553B
• 公開（公告）日: 2021-12-14
• 發明（設計）人: 王詩男
• 申請（專利權）人: 上海新微技術研發中心有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/288;H01L23/528
• 代理公司: 北京知元同創知識產權代理事務所(普通合伙) 11535
• 代理人: 劉元霞

本申請提供一種通孔結構及其制造方法，該方法包括：以自底至上的電鍍方式從基板的第一面一側開始向基板的通孔內部填充第一導電體，通孔貫通基板的第一面和與第一面相對的第二面，第一導電體填充通孔的一部分；在基板的第二面一側形成導電薄膜，該導電薄膜與第一導電體的位于通孔內的上表面連接并且至少部分地覆蓋通孔未被第一導電體填充部分的側壁；以保形電鍍方式以上述導電薄膜為起點向通孔內部填充第二導電體，直至通孔被第一導電體和第二導電體充滿。根據本申請，能夠減少通孔結構的導電體內空洞、導電體表面凹陷、以及導電體與通孔側壁間空隙，能夠提高通孔的質量和信賴性，也使得后續工藝變得容易。

技術領域

本申請涉及半導體技術領域，尤其涉及一種通孔結構及其方法。

背景技術

近年，電子器件、半導體器件、光學器件的小型化、高速化和多功能化的需求越來越強烈，往往需要把兩個或兩個以上的芯片在厚度方向堆疊起來。這時，需要通過在芯片之間乃至晶圓之間形成電路的垂直導通，實現芯片之間的電互連。硅通孔(TSV：Through-Silicon Via)技術就是芯片之間電互連的關鍵技術。硅通孔的形成包括通孔的制造、通孔內導電體填充、以及導電體表面平坦化。通孔內導電體填充經常使用電鍍技術。傳統的通孔內導電體填充電鍍，可以分為保形(conformal)方式和自底至上(bottom-up)方式。

圖1是以保形(conformal)電鍍方式在通孔內填充導電體工藝的一個示意圖。該工藝的流程大致如下：首先，如圖1a)所示，在基板(比如硅)10上形成非穿透的硅通孔20；然后，如圖1b)所示，在硅通孔的側壁20a和底面20b的表面分別形成金屬薄膜作為種子層25；隨后，如圖1c)所示，以種子層25為起點電鍍，在通孔20中填充導電體30；最后，如圖1d)所示，將導電體30的表面30d平坦化，把基板10的底面除掉直至露出導電體30的另一平坦表面30e。圖1的保形電鍍方式有一個較大的課題。如圖1e所示，當通孔20的深寬比(aspectratio)比較高時，在種子層25形成階段，在通孔的內部側壁及底部25b形成種子層25的難度很大。這樣，就很難在通孔的底部和靠近底部的內部實現電鍍。

當通孔的深寬比(aspect ratio)比較高時，往往采用自底至上的電鍍方式進行通孔內導電體填充。圖2是以自底至上的電鍍方式在通孔內填充導電體工藝的一個示意圖。該工藝的流程大致如下：首先，如圖2a)所示，將做好了通孔20的基板10的表面10a與形成在襯底40表面的種子層50緊密接觸；然后，如圖2b)所示，以種子層50為起點進行電鍍，在通孔20內部自底至上填充無空洞的導電體30。這時，由于各種原因，各孔內的填充速度會產生差異，導致各孔內的導電體30高度不一致。如圖2c所示，為了讓每個孔內的導電體30都超過孔的上方出口(即超過基板10的表面10b)，就不得不允許電鍍速度高的孔內的導電體過度地生長。結果是，各通孔中的導電體超過基板表面10b的高度和大小產生差異。比如，導電體超過基板表面10b的高度最高可能大于100微米。這種過分電鍍，使得工藝時間拖長。另一方面，在如圖2d所示的導電體30的表面平坦化時，在板表面10b一側進行導電體30的表面平坦化時，一種常用的方式是化學機械研磨(CMP：Chemical Mechanical Polishing)。

應該注意，上面對技術背景的介紹只是為了方便對本申請的技術方案進行清楚、完整的說明，并方便本領域技術人員的理解而闡述的。不能僅僅因為這些方案在本申請的背景技術部分進行了闡述而認為上述技術方案為本領域技術人員所公知。

發明內容

本申請的發明人發現，上述的以保形(conformal)方式在通孔內填充導電體的工藝和以自底至上方式進行通孔內導電體填充的工藝都有各自的缺點。

其中，在以保形(conformal)方式在通孔內填充導電體的工藝中，如圖1c)、圖1d)所示，因為電鍍是從種子層開始向通孔的內部發展的，容易在導電體之中形成空洞35。其結果，會導致導電體30的性能和長期信賴性變差。