[發明專利]一種SOC芯片及SOC芯片CPU指令集的配置方法

在審

• 申請號: 201810019761.X
• 申請日: 2018-01-09
• 公開（公告）號: CN108108191A
• 公開（公告）日: 2018-06-01
• 發明（設計）人: 高勁松;趙修齊;袁濤;姜黎
• 申請（專利權）人: 湖南國科微電子股份有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06F15/78
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 逯長明;許偉群

1.一種SOC芯片，其特征在于，包括嵌入式CPU(2)和FLASH控制器(8)，其中，所述嵌入式CPU(2)和FLASH控制器(8)之間設置有配置數據通路(13)，所述嵌入式CPU(2)包括FPGA核單元(4)。

2.如權利要求1所述的SOC芯片，其特征在于，所述SOC芯片包括片內FLASH存儲器(6)，所述片內FLASH存儲器(6)與FLASH控制器(8)連接，所述片內FLASH存儲器(6)存儲有FPGA核配置數據，所述FPGA核單元(4)根據所述FLASH控制器(8)獲取的所述FPGA核配置數據進行配置以及進行指令譯碼。

3.如權利要求1所述的SOC芯片，其特征在于，

所述SOC芯片包括總線橋(12)，所述總線橋(12)與所述嵌入式CPU(2)連接；

所述嵌入式CPU(2)包括BIU接口單元(3)，所述BIU接口單元(3)與所述FPGA核單元(4)連接，用于從所述總線橋(12)中讀取指令，將所述指令發送到所述FPGA核單元(4)；

所述FPGA核單元(4)，用于將所述指令進行譯碼，產生CPU內部ALU單元和流水線的控制信號。

4.根據權利要求3所述的SOC芯片，其特征在于，所述嵌入式CPU(2)包括ALU單元(5)，所述ALU單元(5)與所述FPGA核單元(4)連接，用于根據所述ALU單元的控制信號進行算術運算或邏輯運算。

5.如權利要求1所述的SOC芯片，其特征在于，所述FLASH控制器(8)與片外FLASH存儲器連接，所述片外FLASH存儲器包括第一存儲單元和第二存儲單元，所述第一存儲單元用于存儲所述FPGA核配置數據，所述第二存儲單元用于存儲所述SOC芯片的操作系統數據。

6.如權利要求1所述的SOC芯片，其特征在于，所述SOC芯片包括USB接口(11)、USB控制模塊(9)和總線橋(12)，其中，

所述USB接口(11)與所述USB控制模塊(9)連接，用于從USB存儲器中獲取FPGA核配置數據，將所述FPGA核配置數據發送到所述USB控制模塊(9)；

所述USB控制模塊(9)與總線橋(12)連接，用于接收所述FPGA核配置數據，將所述FPGA核配置數據發送至所述總線橋(12)；

所述總線橋(12)與所述FLASH控制器(8)連接，用于將所述FPGA核配置數據發送至所述FLASH控制器(8)。

7.一種SOC芯片CPU指令集的配置方法，應用于權利要求1-6任一所述的SOC芯片，其特征在于，包括：

根據上電信號或復位信號生成CPU復位信號和配置請求信號，將所述配置請求信號經配置數據通路發送至FLASH控制器；

接收來自配置數據通路的FPGA核配置數據；

根據所述FPGA核配置數據配置FPGA核，得到相應的譯碼電路；

生成配置完成信號，根據所述配置完成信號將所述CPU復位信號的電平轉換為無效電平。

8.如權利要求7所述的SOC芯片CPU指令集的配置方法，其特征在于，根據上電信號生成配置請求信號之前，還包括：

獲取FPGA核配置數據，將所述FPGA核配置數據發送至所述FLASH控制器；

判斷是否接收到SOC芯片的上電信號或復位信號。