[發明專利]形成對準掩模或一組對準掩模的方法、半導體裝置

有效

• 申請號: 201810014635.5
• 申請日: 2018-01-08
• 公開（公告）號: CN109786239B
• 公開（公告）日: 2021-01-05
• 發明（設計）人: 楊金成
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L21/308
• 分類號: H01L21/308;H01L21/68;H01L23/544
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

1.一種形成對準掩模的方法，包括：

在基底上刻蝕參考標記，以區分刻蝕區的邊界；

使用曝光設定值在所述基底上形成刻蝕掩模，所述刻蝕掩模具有邊界；

測量所述參考標記與所述刻蝕掩模的所述邊界之間的距離；

當所測量的所述距離超過目標距離的容限時，則自所述基底移除所述刻蝕掩模，改變所述曝光設定值，使用改變后的所述曝光設定值形成下一刻蝕掩模，并重復所述測量；以及

當所測量的所述距離處于所述容限內時，則在刻蝕制程中使用所述刻蝕掩模。

2.如權利要求1所述的形成對準掩模的方法，所述曝光設定值包括為形成所述刻蝕掩模而校準的曝光能量以及焦心點。

3.如權利要求1所述的形成對準掩模的方法，所述刻蝕制程包括：

使用所述刻蝕掩模在所述基底中刻蝕凹陷部，以將所述參考標記轉移至所述凹陷部的底部，

并在所述凹陷部中形成存儲器陣列。

4.一種半導體裝置，包括：

基底，包括延伸至所述基底中的凹陷部；以及

延伸至所述凹陷部的參考標記，所述參考標記與所述凹陷部的一側之間的距離處于介于參考標記與所述凹陷部的一側之間的目標距離容限內，目標距離容限小于目標距離的10％內，且存儲器陣列設置于所述凹陷部中。

5.如權利要求4所述的半導體裝置，其中所述凹陷部在所述凹陷部的兩個相對的邊界之間的尺寸介于500微米與10，000微米之間，且所述目標距離介于10納米與1,000納米之間。

6.如權利要求4所述的半導體裝置，所述參考標記平行于所述凹陷部的所述一側設置，且填充著絕緣材料。

7.一種形成一組對準掩模的方法，包括：

在基底上的一組層階中的頂部層階上刻蝕一組參考標記，以區分各刻蝕區的邊界；

執行刻蝕-修整制程，以在所述一組層階中的各層階處形成臺階，其中所述刻蝕-修整制程至少包括使用所述一組參考標記中的第一參考標記的第一刻蝕-修整循環及使用所述一組參考標記中的第二參考標記的第二刻蝕-修整循環；以及

所述第一刻蝕-修整循環包括：

使用第一曝光設定值在所述頂部層階上形成第一刻蝕-修整掩模，所述第一刻蝕-修整掩模具有第一邊界；

測量所述一組參考標記中的所述第一參考標記與所述第一刻蝕掩模的所述第一邊界之間的第一距離；

當所測量的所述第一距離超過第一目標距離的容限時，則自所述頂部層階移除所述第一刻蝕掩模，改變所述第一曝光設定值，使用改變后的所述第一曝光設定值形成下一第一刻蝕掩模，并重復所述測量；以及

當所測量的所述第一距離處于所述容限內時，則在第一刻蝕-修整制程中使用所述第一刻蝕掩模，

其中所述刻蝕-修整制程包括使用多于一個刻蝕-修整掩模進行的多于一個刻蝕-修整循環。

8.如權利要求7所述的形成一組對準掩模的方法，其中所述第一曝光設定值包括為形成所述第一刻蝕-修整掩模而校準的曝光能量以及焦心點。

9.如權利要求7所述的形成一組對準掩模的方法，其中所述一組層階包括W個層階L(i)，其中i為1至W，所述第一刻蝕-修整制程包括：

在所述第一刻蝕-修整循環中重復地修整所述第一刻蝕-修整掩模并使用經修整后的所述第一刻蝕-修整掩模刻蝕一個層階達第一數目N1次重復，以在N1個各別層階L(i)上形成N1個臺階，其中i為W-N1至W-1，其中所述N1個臺階設置于所述第一參考標記與所述第二參考標記之間。

10.如權利要求9所述的形成一組對準掩模的方法，其中所述第一刻蝕-修整制程將所述第一參考標記自所述一組層階中的頂部層階L(W)轉移至所述一組層階中的層階L(W-N1-1)。