[發明專利]雙芯片封裝結構

在審

• 申請號: 201810011840.6
• 申請日: 2018-01-05
• 公開（公告）號: CN109935578A
• 公開（公告）日: 2019-06-25
• 發明（設計）人: 洪奇正
• 申請（專利權）人: 來揚科技股份有限公司
• 主分類號: H01L25/16
• 分類號: H01L25/16;H01L23/495
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 徐秋平

本發明提供一種雙芯片封裝結構，通過將封裝結構中的非揮發性內存芯片的第一CS打線墊片電性連接至導線架的CS引腳，并將揮發性內存芯片的第二CS打線墊片電性連接至散熱外露墊，以透過CS引腳為所述非揮發性內存芯片提供非揮發性內存芯片片選訊號，而透過所述散熱外露墊為所述揮發性內存芯片提供揮發性內存芯片片選訊號，藉以提供低引腳數量的雙芯片封裝結構，可有效降低成本，并可避免兩個芯片之間的設備沖突問題。

技術領域

本發明涉及一種半導體封裝，更詳而言之，指一種雙芯片封裝結構。

背景技術

一般的非揮發性內存(例如FLASH)的儲存容量大，關機時數據仍可保存，但讀寫速度慢，其中尤以寫入速度更為緩慢，有時還須以編程燒錄器作寫入的動作，而揮發性內存芯片(例如SRAM)的特點在于儲存容量較小，關機后數據即會消失，但讀寫速度快，因此，在一般應用上通常會同時使用這兩種型態的內存。有鑒于此，業界提出一種將上述兩種類型的內存封裝在同一封裝結構內，其優點在于芯片封裝尺寸小，如此可使PCB的設計更為精簡，成本也更低。

然而，若將兩個以上SPI內存芯片直接整合于同一封裝結構中，常會因無法判斷是哪一個SPI內存芯片在執行訪問操作而發生芯片間的設備沖突，因此，封裝結構中需要具有兩個CS引腳，以提供判斷是哪一個SPI內存芯片在執行訪問操作。具體而言，習知SPI內存單芯片的封裝結構中的導線架通常具有八個引腳，以分別電性連接芯片的八個打線墊片，然而，當同一封裝結構中具有兩個芯片時，為了避免不同芯片之間的設備沖突，則需要在原有導線架上再增加一個片選(CS)引腳，也就是導線架需要具有兩個CS引腳以分別連接兩個芯片的CS打線墊片，因此，對于雙芯片封裝結構而言，其導線架的引腳數量需由原先的八個增加到十個(其中一個是空腳位)，以區分封裝結構中兩個不同的芯片，然此設計無疑會增加芯片的封裝尺寸，且會提高其制造成本。

綜上所述，如何實現在具有八個引腳的導線架的封裝結構內，解決不同內存芯片之間的設備沖突問題，即為本案待解決的技術課題。

發明內容

鑒于上述先前技術的種種問題，本發明的主要目的在于提供一種雙芯片封裝結構，僅利用八個引腳的導線架以避免雙芯片封裝結構中的非揮發性內存芯片與揮發性內存芯片之間的設備沖突。

本發明的另一目的在于提供一種雙芯片封裝結構，可以避免在執行燒錄作業時非揮發性內存芯片與揮發性內存芯片之間的設備沖突。

為達到上述目的以及其他目的，本發明提供一種雙芯片封裝結構，可接收一印刷電路板10所傳送的一非揮發性內存芯片片選訊號以及選擇性地接收所述印刷電路板10所傳送的一揮發性內存芯片片選訊號，所述雙芯片封裝結構包括：一散熱外露墊(Exposed-Pad)，所述散熱外露墊可選擇性地電性連接所述印刷電路板，以供接收所述揮發性內存芯片片選訊號；一非揮發性內存芯片，所述非揮發性內存芯片具有八個打線墊片，所述八個打線墊片中至少包括一第一CS打線墊片；一揮發性內存芯片，所述揮發性內存芯片具有八個打線墊片，所述八個打線墊片中至少包括一第二CS打線墊片；一導線架，所述導線架設有八個引腳，所述八個引腳中至少包括一個CS引腳，所述CS引腳供接收所述非揮發性內存芯片片選訊號；一第一CS導線，所述第一CS導線分別電性連接所述CS引腳與所述第一CS打線墊片，以對所述第一CS打線墊片提供所述非揮發性內存芯片片選訊號；以及一第二CS導線，所述第二CS導線分別電性連接所述散熱外露墊與所述第二CS打線墊片，以對所述第二CS打線墊片提供所述揮發性內存芯片片選訊號。

較佳者，于上述雙芯片封裝結構中，還包括一上拉電阻，且所述導線架的八個引腳中還至少包括一個VCC引腳，所述上拉電阻分別電性連接所述VCC引腳與所述第二CS打線墊片，以于所述散熱外露墊未電性連接所述印刷電路板時，對所述第二CS打線墊片輸入一上拉訊號，使所述第二CS打線墊片處于高位準訊號，將所述高位準訊號作為所述揮發性內存芯片片選訊號，而令所述揮發性內存芯片處于禁能狀態。