[發明專利]雙芯片封裝結構

在審

• 申請號: 201810011840.6
• 申請日: 2018-01-05
• 公開（公告）號: CN109935578A
• 公開（公告）日: 2019-06-25
• 發明（設計）人: 洪奇正
• 申請（專利權）人: 來揚科技股份有限公司
• 主分類號: H01L25/16
• 分類號: H01L25/16;H01L23/495
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 徐秋平

1.一種雙芯片封裝結構，其特征在于，接收一印刷電路板所傳送的一非揮發性內存芯片片選訊號以及選擇性地接收所述印刷電路板所傳送的一揮發性內存芯片片選訊號，所述雙芯片封裝結構包括：

一散熱外露墊，所述散熱外露墊可選擇性地電性連接所述印刷電路板，以供接收所述揮發性內存芯片片選訊號；

一非揮發性內存芯片，所述非揮發性內存芯片具有八個打線墊片，所述八個打線墊片中至少包括一第一CS打線墊片；

一揮發性內存芯片，所述揮發性內存芯片具有八個打線墊片，所述八個打線墊片中至少包括一第二CS打線墊片；

一導線架，所述導線架設有八個引腳，所述八個引腳中至少包括一個CS引腳，所述CS引腳供接收所述非揮發性內存芯片片選訊號；

一第一CS導線，所述第一CS導線分別電性連接所述CS引腳與所述第一CS打線墊片，以對所述第一CS打線墊片提供所述非揮發性內存芯片片選訊號；以及

一第二CS導線，所述第二CS導線分別電性連接所述散熱外露墊與所述第二CS打線墊片，以對所述第二CS打線墊片提供所述揮發性內存芯片片選訊號。

2.如權利要求1所述的雙芯片封裝結構，其特征在于，還包括一上拉電阻，且所述導線架的八個引腳中還至少包括一個VCC引腳，所述上拉電阻分別電性連接所述VCC引腳與所述第二CS打線墊片，以于所述散熱外露墊未電性連接所述印刷電路板時，對所述第二CS打線墊片輸入一上拉訊號，使所述第二CS打線墊片處于高位準訊號，將所述高位準訊號作為所述揮發性內存芯片片選訊號，而令所述揮發性內存芯片處于禁能狀態。

3.如權利要求2所述的雙芯片封裝結構，其特征在于，還至少包括一第三導線，提供所述上拉電阻分別電性連接所述VCC引腳與所述第二CS打線墊片。

4.如權利要求1所述的雙芯片封裝結構，其特征在于，還包括一下拉電阻，且所述導線架的八個引腳中還至少包括一個GND引腳，所述下拉電阻分別電性連接所述GND引腳與所述第二CS打線墊片，以于所述散熱外露墊未電性連接所述印刷電路板時，對所述第二CS打線墊片輸入一下拉訊號，使所述第二CS打線墊片處于低位準訊號，將所述低位準訊號作為所述揮發性內存芯片片選訊號，而令所述揮發性內存芯片處于禁能狀態。

5.如權利要求4所述的雙芯片封裝結構，其特征在于，還至少包括一第四導線，提供所述下拉電阻分別電性連接所述GND引腳與所述第二CS打線墊片。

6.如權利要求1所述的雙芯片封裝結構，其特征在于，還包括一上拉電阻，且所述揮發性內存芯片的八個打線墊片中還至少包括一VCC打線墊片，又所述導線架的八個引腳中還至少包括一個VCC引腳，所述上拉電阻集成于所述揮發性內存芯片中，所述VCC打線墊片電性連接所述VCC引腳，所述上拉電阻分別電性連接所述VCC打線墊片與所述第二CS打線墊片，以于所述散熱外露墊未電性連接所述印刷電路板時，對所述第二CS打線墊片輸入一上拉訊號，使所述第二CS打線墊片處于高位準訊號，將所述高位準訊號作為所述揮發性內存芯片片選訊號，而令所述揮發性內存芯片處于禁能狀態，其中，所述上拉電阻為半導體電阻組件或弱驅動能力的晶體管。

7.如權利要求1所述的雙芯片封裝結構，其特征在于，還包括一下拉電阻，且所述揮發性內存芯片的八個打線墊片中還至少包括一GND打線墊片，又所述導線架的八個引腳中還至少包括一個GND引腳，所述下拉電阻集成于所述揮發性內存芯片中，所述GND打線墊片電性連接所述GND引腳，所述下拉電阻分別電性連接所述GND打線墊片與所述第二CS打線墊片，以于所述散熱外露墊未電性連接所述印刷電路板時，對所述第二CS打線墊片輸入一下拉訊號，使所述第二CS打線墊片處于低位準訊號，將所述低位準訊號作為所述揮發性內存芯片片選訊號，而令所述揮發性內存芯片處于禁能狀態，其中，所述下拉電阻為半導體電阻組件或弱驅動能力的晶體管。

8.如權利要求2或6所述的雙芯片封裝結構，其特征在于，所述揮發性內存芯片的第二CS打線墊片為低位準啟動。