[發明專利]一種芯片調試方法及裝置

在審

• 申請號: 201810010819.4
• 申請日: 2018-01-05
• 公開（公告）號: CN110008075A
• 公開（公告）日: 2019-07-12
• 發明（設計）人: 張超
• 申請（專利權）人: 深圳市中興微電子技術有限公司
• 主分類號: G06F11/26
• 分類號: G06F11/26
• 代理公司: 北京安信方達知識產權代理有限公司 11262
• 代理人: 孫敬霞;龍洪

本文公布了一種本發明實施例提供了一種芯片調試方法及裝置，包括：在進入DEBUG模式之后，接收串行輸入的寄存器的地址信號；根據所述寄存器地址信號，讀取相應寄存器的值；將所述寄存器的值串行輸出。本申請能夠以盡可能少的代價調試芯片內部全部關鍵信號和寄存器。

技術領域

本發明涉及芯片設計技術領域，具體涉及一種芯片調試方法及裝置。

背景技術

相關技術中，芯片對內部信號的DEBUG技術，主要是針對CPU及其附屬模塊數據進行DEBUG，例如聯合測試工作組(JTAG，Joint Test Action Group)調試，TRACE調試，，通過將CPU指令或者數據通過特殊定義的接口直接或者存儲后再導出，從而達到DEBUG目的，但在死機發生時，此方法就有一定的局限性，無法對芯片內關鍵信號和關鍵寄存器進行讀操作，而關鍵信號的值能有助于調試人員對死機原因的判斷。

因此，如何在死機時進行DEBUG的過程中讀取芯片內關鍵信號值和寄存器值以供調試人員查看，是亟待解決的技術問題。

發明內容

為了解決上述技術問題，本發明實施例提供了一種芯片調試方法及裝置，能夠以盡可能少的代價調試芯片內部全部關鍵信號和寄存器。

本發明實施例提供了如下技術方案：

一種芯片調試方法，包括：

在進入DEBUG模式之后，接收串行輸入的寄存器的地址信號；

根據所述寄存器地址信號，讀取相應寄存器的值；

將所述寄存器的值串行輸出。

其中，所述根據所述寄存器地址信號，讀取相應寄存器的值，包括：解碼所述寄存器地址信號，確定相應寄存器所屬的模塊，并向所述寄存器所屬的模塊讀取所述寄存器的值。

其中，所述方法還包括：所述讀取所述寄存器的值之后，執行并轉串操作。

其中，通過預先定義的DEBUG_ADDR管腳將所述寄存器的值串行輸出。

其中，所述方法還包括如下之一：

將DEBUG_EN管腳置為高，以進入所述DEBUG模式；

將所述寄存器的值串行輸出之后，將所述DEBUG_EN管腳置為低，以退出所述DEBUG模式。

一種芯片調試裝置，包括：

解碼模塊，用于在進入DEBUG模式之后，接收串行輸入的寄存器的地址信號，根據所述寄存器地址信號，讀取相應寄存器的值；

輸出模塊，用于將所述寄存器的值串行輸出。

其中，還包括：轉換模塊；所述解碼模塊，具體用于接收串行輸入的寄存器地址信號，解碼所述寄存器地址信號，確定相應寄存器所屬的模塊，并向所述寄存器所屬的模塊中的轉換模塊發送讀操作指令；所述轉換模塊，用于接收來自所述解碼模塊的讀操作指令，讀取相應寄存器的值并將所述寄存器的值進行并轉串操作。

其中，所述輸出模塊，至少包括：預先定義的DEBUG_ADDR管腳。

其中，還包括：DEBUG_EN管腳，用于在置為高時指示已進入DEBUG模式。

一種芯片，包括：

存儲有芯片調試程序的存儲器；

處理器，配置為執行所述芯片調試程序以執行上述芯片調試方法的操作。

一種計算機可讀存儲介質，所述計算機可讀存儲介質上存儲有芯片調試程序，所述芯片調試程序被處理器執行時實現上述芯片調試方法的步驟。