[發明專利]一種高速SPI接口安全芯片的版圖結構

在審

• 申請號: 201810008248.0
• 申請日: 2018-01-04
• 公開（公告）號: CN108365003A
• 公開（公告）日: 2018-08-03
• 發明（設計）人: 趙奇;胡旭;胡毅;唐曉柯;張海峰;趙東艷
• 申請（專利權）人: 北京智芯微電子科技有限公司;國網信息通信產業集團有限公司;國家電網有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/06;H01L29/08;H01L29/78
• 代理公司: 北京中譽威圣知識產權代理有限公司 11279
• 代理人: 席勇

本發明公開了一種高速SPI接口安全芯片的版圖結構，包括：第1版圖區、第2版圖區、第3版圖區、第4版圖區、第5版圖區、第6版圖區、第7版圖區、第8版圖區和第9版圖區，其中，第1版圖區與第2?9版圖區相連；第2版圖區與第1、4以及5版圖區相連；第3版圖區與第1和4版圖區相連；第4版圖區與1?3版圖區及第5?9版圖區相連；第5版圖區與第1、2、4和8版圖區相連；第6版圖區與第1和5版圖區相連；第7版圖區與第1和4版圖區相連；第8版圖區與第1和4版圖區相連；以及第9版圖區與第1和4版圖區相連，第9版圖區覆蓋安全芯片上的除第5版圖區之外的所有區域。本發明的版圖結構布局固定、合理，提高了安全芯片的速度、安全性及可靠性。

技術領域

本發明涉及一種安全芯片的版圖結構，特別涉及一種高速SPI接口安全芯片的版圖結構。

背景技術

安全芯片作為信息安全技術的重要載體，其功能和可靠性對信息安全起著至關重要的作用。近年來，隨著集成電路產業的不斷發展，安全芯片的設計水平也逐漸提高，安全芯片種類日趨豐富，包括簡單的數據保護電路，密碼算法硬件加速器，內嵌CPU的SOC系統等。但與此同時，對安全芯片的各種攻擊方法也是層出不窮。這些攻擊方法通過探測和分析安全芯片在運行過程中泄漏的功耗、時間、電磁波等信息來推斷和獲取芯片內密碼系統的密鑰，進而獲得芯片存儲數據。為進一步提高安全芯片抗攻擊能力，市場上出現了基于特定算法和防御技術的安全芯片，這些安全芯片從系統架構、安全啟動、密鑰管理、旁道攻擊防御技術等多種角度入手，基于SOC系統形成了相對有效的防護機制，在一定程度上增強了安全芯片的安全防護能力。具體到版圖實現方面，主要安全防護措施包括加入檢測報警模塊、設置防護屏蔽層、設置EFUSE熔斷單元等。

但是，隨著安全協議的日益復雜和芯片通信速度要求的不斷提升，現有安全芯片暴露出算法單一、通信速度偏慢，可靠性不高等問題。而隨著芯片攻擊手段的豐富，一些安全芯片防御技術也較容易被破解，芯片的安全防護還需要進一步完善。

公開于該背景技術部分的信息僅僅旨在增加對本發明的總體背景的理解，而不應當被視為承認或以任何形式暗示該信息構成已為本領域一般技術人員所公知的現有技術。

發明內容

本發明的目的在于提供一種高速SPI接口安全芯片的版圖結構，從而克服現有技術的缺點。

為實現上述目的，本發明提供了一種高速SPI接口安全芯片的版圖結構，包括：第1版圖區、第2版圖區、第3版圖區、第4版圖區、第5版圖區、第6版圖區、第7版圖區、第8版圖區和第9版圖區，其中，第1版圖區與第2-9版圖區相連；第2版圖區與第1、4以及5版圖區相連；第3版圖區與第1和4版圖區相連；第4版圖區與1-3版圖區及第5-9版圖區相連；第5版圖區與第1、2、4和8版圖區相連，第5版圖區分布于安全芯片的左右兩側；第6版圖區與第1和5版圖區相連；第7版圖區與第1和4版圖區相連；第8版圖區與第1和4版圖區相連；以及第9版圖區與第1和4版圖區相連，第9版圖區覆蓋安全芯片上的除第5版圖區之外的所有區域。

優選地，上述技術方案中，第1版圖區為模擬IP版圖區，模擬IP版圖區包括帶隙基準源、電壓參考源、功耗尖峰檢測模塊、電壓檢測模塊、溫度檢測模塊、光檢測模塊、低頻振蕩器和高頻振蕩器模塊。

優選地，上述技術方案中，第2版圖區為512K Bytes FLASH版圖區，FLASH版圖區緊鄰第1版圖布置。

優選地，上述技術方案中，第3版圖區為數據存儲交互模塊版圖區，數據存儲交互模塊版圖區緊鄰第4版圖區布置。

優選地，上述技術方案中，第4版圖區為數字邏輯單元版圖區，數字邏輯單元版圖區包括SM1、SM2和SM4算法模塊版圖、測試模塊版圖以及安全加密模塊版圖。

優選地，上述技術方案中，第5版圖區為輸入輸出接口版圖區，輸入輸出接口版圖區包括24個平行式輸入輸出接口版圖，24個平行式輸入輸出接口均勻分布于安全芯片版圖左右兩側。