[發(fā)明專利]具有電磁干擾屏蔽的半導(dǎo)體封裝及其制造方法

在審

• 申請?zhí)枺?/td>: 201810003422.2
• 申請日: 2018-01-03
• 公開（公告）號: CN108305868A
• 公開（公告）日: 2018-07-20
• 發(fā)明（設(shè)計）人: 新督尚;李泰勇;李瓊延;金宋珠
• 申請（專利權(quán)）人: 艾馬克科技公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L21/50
• 代理公司: 北京寰華知識產(chǎn)權(quán)代理有限公司 11408
• 代理人: 林柳岑

具有電磁干擾屏蔽的半導(dǎo)體裝置及其制造方法。一種半導(dǎo)體封裝包含：一個或多個半導(dǎo)體裝置；電磁干擾屏蔽，在所述半導(dǎo)體封裝的所有外表面上；以及開口，在所述開口中放置有電性互連以形成與襯墊的電性接觸。在一個實施例中，所述半導(dǎo)體裝置包含在所述半導(dǎo)體裝置的所有六個表面上的電磁干擾屏蔽而沒有使用分離的電磁干擾蓋。

技術(shù)領(lǐng)域

本發(fā)明的某些實施例關(guān)于具有電磁干擾(EMI)屏蔽的半導(dǎo)體封裝及其制造方法。

背景技術(shù)

半導(dǎo)體封裝可發(fā)射電磁干擾，其可能干擾其他半導(dǎo)體封裝的操作。因此，各種半導(dǎo)體封裝可包含電磁干擾屏蔽以助于減少電磁干擾被發(fā)射并且阻隔來自其他來源的電磁干擾。

通過將熟知和傳統(tǒng)方法的系統(tǒng)與本文其余參考附圖所闡述的本發(fā)明揭露內(nèi)容的一些態(tài)樣進(jìn)行比較，熟知和傳統(tǒng)方法的進(jìn)一步限制和缺點將對所屬技術(shù)領(lǐng)域中具有通常知識者而言變得顯而易見。

發(fā)明內(nèi)容

本發(fā)明提供一種具有電磁干擾屏蔽的半導(dǎo)體封裝及其制造方法。

本發(fā)明的一態(tài)樣是一種半導(dǎo)體封裝，其包含：一個或多個半導(dǎo)體裝置；電磁干擾屏蔽，在所述半導(dǎo)體封裝的所有外表面上；以及開口，在所述開口中放置有電性互連以形成與襯墊的電性接觸。

所述半導(dǎo)體封裝可包含內(nèi)部電磁干擾屏蔽，其在所述一個或多個半導(dǎo)體晶粒中的兩個半導(dǎo)體晶粒之間。

在所述半導(dǎo)體封裝中，所述電性互連是電性地連接至所述電磁干擾屏蔽。

在所述半導(dǎo)體封裝中，所述電性互連是電性地連接至所述半導(dǎo)體封裝的接地跡線。

在所述半導(dǎo)體封裝中，所述電性互連是焊球。

在所述半導(dǎo)體封裝中，所述開口是形成在所述電磁干擾屏蔽的一部分之中并且在所述半導(dǎo)體封裝的底部上的囊封物之中。

在所述半導(dǎo)體封裝中，所述開口包含沒有被所述電性互連所占據(jù)的空間的體積，并且所述空間的體積是實質(zhì)上被回填以形成與所述囊封物的底部實質(zhì)上共平面的底部表面。

本發(fā)明的另一態(tài)樣是一種用于屏蔽半導(dǎo)體裝置的方法，所述方法包含：對于包含頂部囊封物和底部囊封物的所述半導(dǎo)體裝置，附接第一載體到所述底部囊封物的底部表面；在沒有被所述第一載體覆蓋的所述半導(dǎo)體裝置的所有外表面上形成外部電磁干擾屏蔽；附接第二載體到所述頂部囊封物的頂部表面；從所述半導(dǎo)體裝置的所述底部囊封物移除所述第一載體；以及形成外部底部電磁干擾屏蔽于所述底部囊封物的底部表面上。

所述方法包含附接電性互連至所述半導(dǎo)體裝置。

在所述方法中，所述電性互連被電性地連接至所述外部電磁干擾屏蔽以及所述外部底部電磁干擾屏蔽。

所述方法包含形成開口，所述開口穿透所述外部底部電磁干擾屏蔽并且穿透所述底部囊封物以暴露襯墊，并且其中前述附接所述電性互連包含經(jīng)由所述開口而附接所述電性互連至所述襯墊。

在所述方法中，前述形成所述開口包含使用鐳射以形成所述開口。

在所述方法中，前述形成所述開口包含：形成第一凹陷；以及形成第二凹陷，其中所述第二凹陷是窄于所述第一凹陷并且暴露所述襯墊。

所述方法包含在前述附接所述電性互連至所述襯墊之后回填所述開口。

在所述方法中，前述形成所述外部電磁干擾屏蔽包含使用濺鍍以形成所述外部電磁干擾屏蔽的至少一部分；并且前述形成所述外部底部電磁干擾屏蔽包含使用濺鍍以形成所述外部底部電磁干擾屏蔽的至少一部分。

所述方法包含移除所述頂部囊封物的一部分以形成在兩個半導(dǎo)體晶粒之間的空間。

所述方法包含形成內(nèi)部電磁干擾屏蔽在兩個半導(dǎo)體晶粒之間的所述空間中。