[發明專利]具有電磁干擾屏蔽的半導體封裝及其制造方法

在審

• 申請號: 201810003422.2
• 申請日: 2018-01-03
• 公開（公告）號: CN108305868A
• 公開（公告）日: 2018-07-20
• 發明（設計）人: 新督尚;李泰勇;李瓊延;金宋珠
• 申請（專利權）人: 艾馬克科技公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L21/50
• 代理公司: 北京寰華知識產權代理有限公司 11408
• 代理人: 林柳岑

1.一種半導體封裝，其特征在于，包含：

一個或多個半導體裝置；

電磁干擾屏蔽，在所述半導體封裝的所有外表面上；以及

開口，在所述開口中放置有電性互連以形成與襯墊的電性接觸。

2.如權利要求1所述的半導體封裝，其特征在于，包含內部電磁干擾屏蔽，其在所述一個或多個半導體裝置中的兩個半導體裝置之間。

3.如權利要求1所述的半導體封裝，其特征在于，所述電性互連是電性地連接至所述電磁干擾屏蔽。

4.如權利要求1所述的半導體封裝，其特征在于，所述電性互連是電性地連接至所述半導體封裝的接地跡線。

5.如權利要求1所述的半導體封裝，其特征在于，所述電性互連是焊球。

6.如權利要求1所述的半導體封裝，其特征在于，所述開口是形成在所述電磁干擾屏蔽的一部分之中并且在所述半導體封裝的底部上的囊封物之中。

7.如權利要求6所述的半導體封裝，其特征在于，所述開口包含沒有被所述電性互連所占據的空間的體積，并且所述空間的體積是實質上被回填以形成與所述囊封物的底部實質上共平面的底部表面。

8.一種用于屏蔽半導體裝置的方法，其特征在于，包含：

對于包含頂部囊封物和底部囊封物的所述半導體裝置，附接第一載體到所述底部囊封物的底部表面；

在沒有被所述第一載體覆蓋的所述半導體裝置的所有外表面上形成外部電磁干擾屏蔽；

附接第二載體到所述頂部囊封物的頂部表面；

從所述半導體裝置的所述底部囊封物移除所述第一載體；以及

形成外部底部電磁干擾屏蔽于所述底部囊封物的底部表面上。

9.如權利要求8所述的方法，其特征在于，包含附接電性互連至所述半導體裝置。

10.如權利要求9所述的方法，其特征在于，所述電性互連被電性地連接至所述外部電磁干擾屏蔽以及所述外部底部電磁干擾屏蔽。

11.如權利要求9所述的方法，其特征在于，包含形成開口，所述開口穿透所述外部底部電磁干擾屏蔽并且穿透所述底部囊封物以暴露襯墊，并且其中前述附接所述電性互連包含經由所述開口而附接所述電性互連至所述襯墊。

12.如權利要求11所述的方法，其特征在于，前述形成所述開口包含使用鐳射以形成所述開口。

13.如權利要求11所述的方法，其特征在于，前述形成所述開口包含：

形成第一凹陷；以及

形成第二凹陷，其中所述第二凹陷是窄于所述第一凹陷并且暴露所述襯墊。

14.如權利要求11所述的方法，其特征在于，包含在前述附接所述電性互連至所述襯墊之后回填所述開口。

15.如權利要求8所述的方法，其特征在于：

前述形成所述外部電磁干擾屏蔽包含使用濺鍍以形成所述外部電磁干擾屏蔽的至少一部分；并且

前述形成所述外部底部電磁干擾屏蔽包含使用濺鍍以形成所述外部底部電磁干擾屏蔽的至少一部分。

16.如權利要求8所述的方法，其特征在于，包含移除所述頂部囊封物的一部分以形成在兩個半導體晶粒之間的空間。

17.如權利要求16所述的方法，其特征在于，包含形成內部電磁干擾屏蔽在兩個半導體晶粒之間的所述空間中。

18.如權利要求17所述的方法，其特征在于，前述形成所述內部電磁干擾屏蔽包含使用濺鍍以形成所述內部電磁干擾屏蔽。