[發明專利]數據查詢方法以及服務器

有效

• 申請號: 201810001177.1
• 申請日: 2018-01-02
• 公開（公告）號: CN108108473B
• 公開（公告）日: 2023-06-27
• 發明（設計）人: 李正;楊碧波;李遠輝
• 申請（專利權）人: 聯想（北京）有限公司
• 主分類號: G06F16/2453
• 分類號: G06F16/2453;G06F16/245;G06F16/2455
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

1.一種數據查詢方法，其特征在于，應用于人工智能平臺的服務器，所述方法包括：

獲取當前待處理的數據查詢任務以及所述數據查詢任務的總數量；

根據所述數據查詢任務的總數量，確定所述服務器的現場可編程門陣列FPGA執行所述數據查詢任務所采用的目標數據路徑，其中，所述FPGA具有兩種執行數據查詢任務的數據路徑，所述目標數據路徑屬于所述兩種執行數據查詢任務的數據路徑中的一種；

向所述FPGA發送所述目標數據路徑對應的目標路徑指令，所述目標路徑指令用于指示所述FPGA依據所述目標數據路徑，執行所述數據查詢任務；

將所述當前待處理的數據查詢任務傳輸給所述FPGA，以通過所述FPGA執行所述數據查詢任務；

其中，所述FPGA包括多個數據處理模塊；

所述FPGA的數據路徑包括：串行數據路徑和垂直數據路徑，所述串行數據路徑為所述多個數據處理模塊與所述FPGA外接的外部存儲器串聯連通的路徑；所述垂直數據路徑為所述FPGA中的多個數據處理模塊分別通過片上總線與所述外部存儲器連通的多個并行路徑。

2.根據權利要求1所述的數據查詢方法，其特征在于，所述根據所述數據查詢任務的總數量，確定現場可編程門陣列FPGA執行所述數據查詢任務所采用的目標數據路徑，包括：

當所述數據查詢任務的總數量為一個時，確定所述FPGA執行所述數據查詢任務所采用的目標數據路徑為串行數據路徑；

當所述數據查詢任務的總數量為多個時，確定所述FPGA執行所述數據查詢任務所采用的目標數據路徑為垂直數據路徑。

3.根據權利要求1或2所述的數據查詢方法，其特征在于，所述多個數據處理模塊包括：合并模塊、篩選模塊、排序模塊、分組模塊和聚合模塊；

所述FPGA中所述合并模塊、篩選模塊、排序模塊、分組模塊和聚合模塊之間通過數據傳輸線路串聯，且所述合并模塊、篩選模塊、排序模塊、分組模塊和聚合模塊分別與所述FPGA的片上總線相連，且所述FPGA的片上總線與所述外部存儲器相連。

4.根據權利要求1或2所述的數據查詢方法，其特征在于，還包括：

確定待進行數據查詢的數據文件，將所述數據文件發送給所述外部存儲器；

通過所述FPGA按照所述目標數據路徑，從所述外部存儲器存儲的所述數據文件中查詢出所述數據查詢任務所指示的目標數據。

5.一種服務器，其特征在于，包括：

處理器和現場可編程門陣列FPGA，其中，所述FPGA具有兩種執行數據查詢任務的數據路徑；

其中，所述處理器，用于獲取當前待處理的數據查詢任務以及所述數據查詢任務的總數量；根據所述數據查詢任務的總數量，確定所述FPGA執行所述數據查詢任務所采用的目標數據路徑，其中，所述FPGA具有兩種執行數據查詢任務的數據路徑，所述目標數據路徑屬于所述兩種執行數據查詢任務的數據路徑中的一種；向所述FPGA發送所述目標數據路徑對應的目標路徑指令，所述目標路徑指令用于指示所述FPGA依據所述目標數據路徑，執行所述數據查詢任務；將所述當前待處理的數據查詢任務傳輸給所述FPGA；

所述FPGA，用于依據所述目標路徑指示的所述目標數據路徑，執行所述數據查詢任務；

其中，所述FPGA包括多個數據處理模塊；

所述FPGA的數據路徑包括：串行數據路徑和垂直數據路徑，所述串行數據路徑為所述多個數據處理模塊與所述FPGA外接的外部存儲器串聯連通的路徑；所述垂直數據路徑為所述FPGA中的多個數據處理模塊分別通過片上總線與所述外部存儲器連通的多個并行路徑。

6.根據權利要求5所述的服務器，其特征在于，所述處理器在根據所述數據查詢任務的總數量，確定現場可編程門陣列FPGA執行所述數據查詢任務所采用的目標數據路徑時，具體用于，當所述數據查詢任務的總數量為一個時，確定所述FPGA執行所述數據查詢任務所采用的目標數據路徑為串行數據路徑；當所述數據查詢任務的總數量為多個時，確定所述FPGA執行所述數據查詢任務所采用的目標數據路徑為垂直數據路徑。