[發(fā)明專利]數(shù)據(jù)查詢方法以及服務(wù)器

有效

• 申請?zhí)枺?/td>: 201810001177.1
• 申請日: 2018-01-02
• 公開（公告）號: CN108108473B
• 公開（公告）日: 2023-06-27
• 發(fā)明（設(shè)計）人: 李正;楊碧波;李遠輝
• 申請（專利權(quán)）人: 聯(lián)想（北京）有限公司
• 主分類號: G06F16/2453
• 分類號: G06F16/2453;G06F16/245;G06F16/2455
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 王寶筠

本申請?zhí)峁┝艘环N數(shù)據(jù)查詢方法以及服務(wù)器，該方法包括：獲取當前待處理的數(shù)據(jù)查詢?nèi)蝿?wù)以及數(shù)據(jù)查詢?nèi)蝿?wù)的總數(shù)量；根據(jù)數(shù)據(jù)查詢?nèi)蝿?wù)的總數(shù)量，確定服務(wù)器的現(xiàn)場可編程門陣列FPGA執(zhí)行數(shù)據(jù)查詢?nèi)蝿?wù)所采用的目標數(shù)據(jù)路徑，其中，F(xiàn)PGA具有兩種執(zhí)行數(shù)據(jù)查詢?nèi)蝿?wù)的數(shù)據(jù)路徑，目標數(shù)據(jù)路徑屬于兩種數(shù)據(jù)路徑中的一種；向FPGA發(fā)送目標數(shù)據(jù)路徑對應(yīng)的目標路徑指令，目標路徑指令用于指示FPGA依據(jù)目標數(shù)據(jù)路徑，執(zhí)行數(shù)據(jù)查詢?nèi)蝿?wù)；將當前待處理的數(shù)據(jù)查詢?nèi)蝿?wù)傳輸給FPGA，以通過FPGA執(zhí)行數(shù)據(jù)查詢?nèi)蝿?wù)。本申請的方案可以提高FPGA的數(shù)據(jù)查詢性能。

技術(shù)領(lǐng)域

本發(fā)明涉及信息處理技術(shù)領(lǐng)域，更具體地說，涉及一種數(shù)據(jù)查詢方法以及服務(wù)器。

背景技術(shù)

在人工智能平臺中，服務(wù)器對于數(shù)據(jù)查詢的效率要求較高，而為了提高數(shù)據(jù)查詢效率，人工智能平臺中的服務(wù)器可以基于現(xiàn)場可編程門陣列(Field?Programmable?GateArray，F(xiàn)PGA)來實現(xiàn)數(shù)據(jù)庫查詢。

為了能夠基于FPGA實現(xiàn)數(shù)據(jù)庫查詢，F(xiàn)PGA內(nèi)部的多個不同的數(shù)據(jù)處理模塊可以通過FPGA內(nèi)部的總線與FPGA外部的動態(tài)隨機存儲器相連，F(xiàn)PGA在從數(shù)據(jù)庫查詢數(shù)據(jù)的過程中，獲取到的數(shù)據(jù)會存儲到動態(tài)隨機存儲器中，F(xiàn)PGA中的各個數(shù)據(jù)處理模塊依次通過片上總線從動態(tài)隨機存儲器中取出數(shù)據(jù)并處理，直至查詢得到所需數(shù)據(jù)。然而，這種方式比較適用于多個查詢請求并行處理的場景，而對于單個查詢請求的場景，則由于動態(tài)隨機存儲器存在較大延遲，而導(dǎo)致數(shù)據(jù)處理模塊從動態(tài)隨機存儲器中讀取數(shù)據(jù)的延遲較大，影響到FPGA的數(shù)據(jù)查詢性能。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種數(shù)據(jù)查詢方法以及服務(wù)器，以提高FPGA的數(shù)據(jù)查詢性能。

為實現(xiàn)上述目的，本發(fā)明提供了如下技術(shù)方案：

一種數(shù)據(jù)查詢方法，應(yīng)用于人工智能平臺的服務(wù)器，所述方法包括：

獲取當前待處理的數(shù)據(jù)查詢?nèi)蝿?wù)以及所述數(shù)據(jù)查詢?nèi)蝿?wù)的總數(shù)量；

根據(jù)所述數(shù)據(jù)查詢?nèi)蝿?wù)的總數(shù)量，確定所述服務(wù)器的現(xiàn)場可編程門陣列FPGA執(zhí)行所述數(shù)據(jù)查詢?nèi)蝿?wù)所采用的目標數(shù)據(jù)路徑，其中，所述FPGA具有兩種執(zhí)行數(shù)據(jù)查詢?nèi)蝿?wù)的數(shù)據(jù)路徑，所述目標數(shù)據(jù)路徑屬于所述兩種數(shù)據(jù)路徑中的一種；

向所述FPGA發(fā)送所述目標數(shù)據(jù)路徑對應(yīng)的目標路徑指令，所述目標路徑指令用于指示所述FPGA依據(jù)所述目標數(shù)據(jù)路徑，執(zhí)行所述數(shù)據(jù)查詢?nèi)蝿?wù)；

將所述當前待處理的數(shù)據(jù)查詢?nèi)蝿?wù)傳輸給所述FPGA，以通過所述FPGA執(zhí)行所述數(shù)據(jù)查詢?nèi)蝿?wù)。

優(yōu)選的，所述FPGA包括多個數(shù)據(jù)處理模塊；

所述FPGA的數(shù)據(jù)路徑包括：串行數(shù)據(jù)路徑和垂直數(shù)據(jù)路徑，所述串行數(shù)據(jù)路徑為所述多個數(shù)據(jù)處理模塊與所述FPGA外接的外部存儲器串聯(lián)連通的路徑；所述垂直數(shù)據(jù)路徑為所述FPGA中的多個數(shù)據(jù)處理模塊分別通過所述片上總線與所述外部存儲器連通的多個并行路徑。

優(yōu)選的，所述根據(jù)所述數(shù)據(jù)查詢?nèi)蝿?wù)的總數(shù)量，確定現(xiàn)場可編程門陣列FPGA執(zhí)行所述數(shù)據(jù)查詢?nèi)蝿?wù)所采用的目標數(shù)據(jù)路徑，包括：

當所述數(shù)據(jù)查詢?nèi)蝿?wù)的總數(shù)量為一個時，確定所述FPGA執(zhí)行所述數(shù)據(jù)查詢?nèi)蝿?wù)所采用的目標數(shù)據(jù)路徑為串行數(shù)據(jù)路徑；

當所述數(shù)據(jù)查詢?nèi)蝿?wù)的總數(shù)量為多個時，確定所述FPGA執(zhí)行所述數(shù)據(jù)查詢?nèi)蝿?wù)所采用的目標數(shù)據(jù)路徑為垂直數(shù)據(jù)路徑。

優(yōu)選的，所述多個數(shù)據(jù)處理模塊包括：合并模塊、篩選模塊、排序模塊、分組模塊和聚合模塊；

所述FPGA中所述合并模塊、篩選模塊、排序模塊、分組模塊和聚合模塊之間通過數(shù)據(jù)傳輸線路串聯(lián)，且所述合并模塊、篩選模塊、排序模塊、分組模塊和聚合模塊分別與所述FPGA的片上總線相連，且所述FPGA的片上總線與所述外部存儲器相連。