[發明專利]利用絕緣結構施加晶體管溝道應力的設備、方法和系統

在審

• 申請號: 201780094409.6
• 申請日: 2017-09-29
• 公開（公告）號: CN111033755A
• 公開（公告）日: 2020-04-17
• 發明（設計）人: R.梅漢努
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/66;H01L21/8238
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 周學斌;申屠偉進

用于在使用絕緣體的晶體管上施加應力的技術和機構。在實施例中，集成電路設備包括在半導體襯底上的鰭部結構，其中兩個晶體管的相應結構以各種方式處于鰭部結構中或鰭部結構上。位于兩個晶體管之間的區域中的IC設備的凹陷至少部分地延伸穿過鰭部結構。凹陷中的絕緣體在兩個晶體管的相應溝道區域上施加應力。在另一個實施例中，利用鰭部結構下方的絕緣體和緩沖層兩者在晶體管上施加壓縮應力或拉伸應力。

技術領域

本發明的實施例一般涉及半導體技術，并且更特別地但非排他地涉及應變晶體管。

背景技術

在半導體處理中，通常在半導體晶片上形成晶體管。在CMOS（互補金屬氧化物半導體）技術中，晶體管通常屬于以下兩種類型之一：NMOS（負溝道金屬氧化物半導體）或PMOS（正溝道金屬氧化物半導體）晶體管。晶體管和其他設備可以互連以形成實行眾多有用功能的集成電路（IC）。

這種IC的操作至少部分取決于晶體管的性能，該性能進而可以通過在溝道區域中施加應變來改進。具體地，NMOS晶體管的性能通過在其溝道區域中提供拉伸應變來改進，并且PMOS晶體管的性能通過在其溝道區域中提供壓縮應變來改進。

FinFET是在薄的半導體材料條帶（通常被稱為鰭部）周圍構建的晶體管。該晶體管包括：標準場效應晶體管（FET）節點，其包括柵極、柵極電介質、源極區域和漏極區域。這樣的設備的導電溝道存在于柵極電介質下面的鰭部的外側上。具體地，電流沿著鰭部的兩個側壁（垂直于襯底表面的側）/在兩個側壁內，以及沿著鰭部的頂部（平行于襯底表面的側）流動。因為這樣的配置的導電溝道實質上沿著該鰭部的三個不同的外平面區存在，所以這樣的FinFET設計有時被稱為三柵極FinFET。其他類型的FinFET配置也是可用的，諸如所謂的雙柵極FinFET，其中導電溝道主要僅沿著鰭部的兩個側壁（而不沿著鰭部的頂部）存在。存在與制造這樣的基于鰭部的晶體管相關聯的許多并非平凡的問題。

附圖說明

在附圖的各圖中作為示例而非作為限制圖示了本發明的各種實施例，并且在附圖中：

圖1示出了根據實施例的圖示了用以促進晶體管應力的集成電路的元件的各種視圖。

圖2是圖示了根據實施例的用于促進晶體管的溝道中的應力的方法要素的流程圖。

圖3A、3B示出了根據實施例的均圖示了半導體制造處理的相應階段處的結構的截面圖。

圖4A、4B示出了根據實施例的均圖示了半導體制造處理的相應階段處的結構的截面圖。

圖5是圖示了根據一個實施例的計算設備的功能框圖。

圖6是圖示了根據一個實施例的示例性計算機系統的功能框圖。

具體實施方式

在各種實施例中，描述了與受應力的晶體管有關的裝置和方法。簡而言之，一些實施例以各種方式促進溝道應力，以增強一個或多個NMOS晶體管和/或一個或多個PMOS晶體管的性能。然而，可以在沒有一個或多個具體細節的情況下、或者利用其他方法、材料或組件來實踐各種實施例。在其他實例中，沒有詳細示出或描述公知的結構、材料或操作，以避免使各種實施例的方面晦澀難懂。類似地，出于解釋的目的，闡述了具體的數字、材料和配置以便提供對一些實施例的透徹理解。然而，可以在沒有具體細節的情況下實踐一些實施例。另外，理解的是，在圖中示出的各種實施例是說明性表示，并且不一定按照比例繪制。