[發明專利]用于提升NMOS晶體管中的溝道應力的器件、方法和系統

在審

• 申請號: 201780094370.8
• 申請日: 2017-09-29
• 公開（公告）號: CN111095529A
• 公開（公告）日: 2020-05-01
• 發明（設計）人: R·米恩德魯;A·默西;K·賈姆布納坦;C·邦伯格
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L29/78;H01L29/66
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 鄔少俊

用于在NMOS晶體管的溝道區上施加應力的技術和機制。在實施例中，半導體襯底上的鰭狀物結構包括晶體管的兩個源極區或漏極區，其中，晶體管的溝道區位于源極區或漏極區之間。至少在這種源極區或漏極區上包括摻雜的硅鍺(SiGe)化合物，其中，SiGe化合物中的位錯導致至少一個源極區或漏極區在溝道區上施加拉應力。在另一實施例中，晶體管的源極區或漏極區均包括包含至少50wt％的鍺的SiGe化合物。

技術領域

本發明的實施例總體上涉及半導體技術，并且更具體地但非排他地涉及應力晶體管。

背景技術

在半導體處理中，通常在半導體晶片上形成晶體管。在CMOS(互補金屬氧化物半導體)技術中，晶體管通常屬于以下兩種類型之一：NMOS(負溝道金屬氧化物半導體)或PMOS(正溝道金屬氧化物半導體)晶體管。晶體管和其他器件可以互連以形成執行許多有用功能的集成電路(IC)。

這種IC的操作至少部分取決于晶體管的性能，這又可以通過在溝道區中施加應力來改善。具體地，通過在NMOS晶體管的溝道區中提供拉應力來改善NMOS晶體管的性能，并且通過在PMOS晶體管的溝道區中提供壓應力來改善PMOS晶體管的性能。

FinFET是圍繞半導體材料的薄條(通常稱為鰭狀物)構建的晶體管。晶體管包括標準場效應晶體管(FET)節點，包括柵極、柵極電介質、源極區和漏極區。這種器件的導電溝道存在于柵極電介質下方的鰭狀物的外側上。具體地，電流沿著鰭狀物的兩個側壁(垂直于襯底表面的側面)/在鰭狀物的兩個側壁內以及沿著鰭狀物的頂部(平行于襯底表面的側面)流動。由于這種構造的導電溝道實質上沿著鰭狀物的三個不同的外部平面區存在，這種FinFET設計有時被稱為三柵極FinFET。其他類型的FinFET構造也是可用的，例如所謂的雙柵極FinFET，其中導電溝道主要僅沿著鰭狀物的兩個側壁(而不沿著鰭狀物的頂部)存在。存在與制造這種基于鰭狀物的晶體管相關聯的許多非同尋常的問題。

附圖說明

在附圖的圖中通過示例而非限制的方式示出了本發明的各種實施例，并且在附圖中：

圖1示出了根據實施例的示出用于提升晶體管應力的集成電路的要素的各種視圖。

圖2是示出根據實施例的用于提升晶體管的溝道中的應力的方法的要素的流程圖。

圖3A、圖3B示出了均示出根據實施例的在半導體制造處理的相應階段的結構的截面圖。

圖4是示出根據一個實施例的計算設備的功能框圖。

圖5是示出根據一個實施例的示例性計算機系統的功能框圖。

具體實施方式

在各種實施例中，描述了與應力晶體管有關的裝置和方法。簡而言之，一些實施例以各種方式提升溝道應力以增強一個或多個NMOS晶體管的性能。然而，可以在沒有一個或多個具體細節的情況下，或者利用其他方法、材料或部件來實踐各種實施例。在其他情況下，未詳細示出或描述公知的結構、材料或操作，以避免使各種實施例的方面難以理解。類似地，出于解釋的目的，闡述了具體的數字、材料和構造以便提供對一些實施例的透徹理解。然而，可以在沒有具體細節的情況下實踐一些實施例。此外，應當理解，附圖中所示的各種實施例是說明性表示，并且不一定按比例繪制。

本文描述的技術可以在一個或多個電子設備中實施?？梢岳帽疚拿枋龅募夹g的電子設備的非限制性示例包括任何種類的移動設備和/或固定設備，例如照相機、蜂窩電話、計算機終端、臺式計算機、電子閱讀器、傳真機、信息亭、膝上型計算機、上網本計算機、筆記本計算機、互聯網設備、支付終端、個人數字助理、媒體播放器和/或記錄儀、服務器(例如、刀片服務器、機架安裝服務器、其組合等)、機頂盒、智能電話、平板個人計算機、超移動個人計算機、有線電話、其組合等。更一般地，可以在包括一個或多個包括根據本文描述的技術形成的結構的晶體管的各種電子設備中的任何一個中采用實施例。