[發明專利]半導體裝置及其制造方法

在審

• 申請號: 201780089598.8
• 申請日: 2017-04-19
• 公開（公告）號: CN110506324A
• 公開（公告）日: 2019-11-26
• 發明（設計）人: 岡本誓行
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 11112 北京天昊聯合知識產權代理有限公司
• 代理人: 何立波;張天舒<國際申請>=PCT/JP

在硅襯底(1)的主面之上隔著柵極絕緣膜(2)而形成有柵極電極(3)。源極區域(4)以及漏極區域(5)在硅襯底(1)的主面形成于柵極電極(3)的側方。第1硅化物(6)形成于柵極電極(3)的上表面以及側面。第2硅化物(7)形成于源極區域(4)以及漏極區域(5)的表面。未在柵極電極(3)的側面形成側壁氧化膜。第2硅化物(7)形成在與柵極電極(3)分離的部位。

技術領域

本發明涉及在柵極電極以及源極-漏極區域的表面形成了硅化物的半導體裝置及其制造方法。

背景技術

在柵極電極或者源極-漏極區域的表面形成了硅化物的MOSFET由于實現了柵極電極或者源極-漏極區域的電阻的降低，因此動作速度的改善成為可能(例如，參照專利文獻1、2)。

專利文獻1：日本特開平11-238879號公報

專利文獻2：日本特開平4-26133號公報

發明內容

就以往的半導體裝置而言，為了防止柵極電極與源極-漏極區域之間由于硅化物而短路，在柵極電極的側面形成有側壁氧化膜。但是，存在以下問題，即，為了形成側壁氧化膜，硅氧化膜的成膜和干蝕刻是必須的，工序增加。另外，由于存在側壁氧化膜，因此存在無法在柵極電極的側面形成硅化物這一問題。

本發明就是為了解決上述這樣的課題而提出的，其目的在于得到不僅在柵極電極的上表面，在側面也能夠形成硅化物，并且即使不形成側壁氧化膜也能夠防止柵極電極與源極-漏極區域之間的短路的半導體裝置及其制造方法。

本發明涉及的半導體裝置的特征在于，具備：硅襯底；柵極電極，其在所述硅襯底的主面之上隔著柵極絕緣膜而形成；源極-漏極區域，其在所述硅襯底的所述主面形成于所述柵極電極的側方；第1硅化物，其形成于所述柵極電極的上表面以及側面；以及第2硅化物，其形成于所述源極-漏極區域的表面，未在所述柵極電極的所述側面形成側壁氧化膜，所述第2硅化物形成在與所述柵極電極分離的部位。

發明的效果

在本發明中，由于不形成側壁氧化膜，因此不僅在柵極電極的上表面，在側面也能夠形成第1硅化物。由此，能夠抑制柵極電極的電阻值的波動，能夠降低電阻值。另外，在源極-漏極區域的表面形成的第2硅化物形成于與柵極電極分離的部位。由此，即使不形成側壁氧化膜也能夠防止柵極電極與源極-漏極區域之間的短路。

附圖說明

圖1是表示本發明的實施方式涉及的半導體裝置的剖面圖。

圖2是表示本發明的實施方式涉及的半導體裝置的制造工序的剖面圖。

圖3是表示本發明的實施方式涉及的半導體裝置的制造工序的剖面圖。

圖4是表示本發明的實施方式涉及的半導體裝置的制造工序的剖面圖。

圖5是表示本發明的實施方式涉及的半導體裝置的制造工序的剖面圖。

圖6是表示本發明的實施方式涉及的半導體裝置的制造工序的剖面圖。

圖7是表示本發明的實施方式涉及的半導體裝置的制造工序的剖面圖。

圖8是表示本發明的實施方式涉及的半導體裝置的制造工序的剖面圖。

圖9是表示本發明的實施方式涉及的半導體裝置的制造工序的剖面圖。

圖10是表示本發明的實施方式涉及的半導體裝置的制造工序的剖面圖。

圖11是表示本發明的實施方式涉及的半導體裝置的制造工序的剖面圖。

圖12是表示對比例涉及的半導體裝置的制造工序的剖面圖。

圖13是表示對比例涉及的半導體裝置的制造工序的剖面圖。