[發明專利]半導體裝置及其制造方法在審
| 申請號: | 201780089598.8 | 申請日: | 2017-04-19 |
| 公開(公告)號: | CN110506324A | 公開(公告)日: | 2019-11-26 |
| 發明(設計)人: | 岡本誓行 | 申請(專利權)人: | 三菱電機株式會社 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L29/78 |
| 代理公司: | 11112 北京天昊聯合知識產權代理有限公司 | 代理人: | 何立波;張天舒<國際申請>=PCT/JP |
| 地址: | 日本*** | 國省代碼: | 日本;JP |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 柵極電極 硅化物 漏極區域 源極區域 硅襯底 主面 側壁氧化膜 柵極絕緣膜 側面 上表面 側方 | ||
1.一種半導體裝置,其特征在于,具備:
硅襯底;
柵極電極,其在所述硅襯底的主面之上隔著柵極絕緣膜而形成;
源極-漏極區域,其在所述硅襯底的所述主面形成于所述柵極電極的側方;
第1硅化物,其形成于所述柵極電極的上表面以及側面;以及
第2硅化物,其形成于所述源極-漏極區域的表面,
未在所述柵極電極的所述側面形成側壁氧化膜,
所述第2硅化物形成在與所述柵極電極分離的部位。
2.一種半導體裝置的制造方法,其特征在于,具備以下工序:
在硅襯底的主面之上依次形成柵極絕緣膜和多晶硅膜;
在所述多晶硅膜之上形成掩模;
使用所述掩模而對所述多晶硅膜進行各向異性蝕刻以及各向同性蝕刻,形成具有比所述掩模的寬度窄的寬度的柵極電極;
向所述硅襯底的所述主面注入離子而在所述柵極電極的側方形成源極-漏極區域;
使用所述掩模而對所述柵極絕緣膜進行各向異性蝕刻;以及
去除所述掩模而在所述柵極電極的上表面以及側面形成第1硅化物,在從各向異性蝕刻后的所述柵極絕緣膜露出的所述源極-漏極區域的表面形成第2硅化物。
3.根據權利要求2所述的半導體裝置的制造方法,其特征在于,
通過將除了所述柵極電極的正下方以外的所述柵極絕緣膜去除,從而將在所述柵極絕緣膜之上形成的硅化物也通過剝離而同時去除。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于三菱電機株式會社,未經三菱電機株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201780089598.8/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





