[發(fā)明專利]薄膜電容器構(gòu)造及具備該薄膜電容器構(gòu)造的半導(dǎo)體裝置在審
| 申請?zhí)枺?/td> | 201780089382.1 | 申請日: | 2017-05-17 |
| 公開(公告)號: | CN110494973A | 公開(公告)日: | 2019-11-22 |
| 發(fā)明(設(shè)計)人: | 小山田成圣 | 申請(專利權(quán))人: | 野田士克林股份有限公司 |
| 主分類號: | H01L23/12 | 分類號: | H01L23/12;H01L23/32 |
| 代理公司: | 11219 中原信達知識產(chǎn)權(quán)代理有限責(zé)任公司 | 代理人: | 高培培;趙晶<國際申請>=PCT/JP2 |
| 地址: | 日本*** | 國省代碼: | 日本;JP |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 薄膜電容器 薄板電極 電極墊 絕緣膜 貫通孔 薄膜電介質(zhì)層 接合 面陣式 面陣狀 集成電路 貫通 配置 | ||
薄膜電容器構(gòu)造(50)與在電極墊面(2S)呈面陣狀地配置有多個電極墊(3G、3P、3S)的面陣式集成電路(2)的電極墊面(2S)接合。薄膜電容器構(gòu)造(50)具備薄膜電容器(10)、第一絕緣膜(21)、第二絕緣膜(22)及多個貫通孔(30P、30G、30S),薄膜電容器(10)包括第一薄板電極(11)、第二薄板電極(13)及形成于第一薄板電極(11)與第二薄板電極(12)之間的薄膜電介質(zhì)層(12)。多個貫通孔(30P、30G、30S)從第一絕緣膜(21)經(jīng)由薄膜電容器(10)貫通到第二絕緣膜(22),形成于與多個電極墊(3G、3P、3S)對應(yīng)的位置。
技術(shù)領(lǐng)域
本發(fā)明涉及薄膜電容器構(gòu)造及具備該薄膜電容器構(gòu)造的半導(dǎo)體裝置,詳細地說,涉及用于降低面陣式集成電路的電源電路中的阻抗的薄膜電容器的構(gòu)造。
背景技術(shù)
以往,作為這種薄膜電容器,例如已知在專利文獻1中公開的技術(shù)。在專利文獻1中公開了如下的薄膜電容器10:在能夠作為中間基板使用的層疊式電容器中,能夠有效地排除成為電感增加的原因的引線部,進而能夠?qū)崿F(xiàn)低阻抗化及寬帶寬化。
現(xiàn)有技術(shù)文獻
專利文獻
專利文獻1:日本特開2005-33195號公報
發(fā)明內(nèi)容
發(fā)明要解決的技術(shù)問題
但是,在上述的以往薄膜電容器10中,雖然能夠形成與面陣式集成電路2對應(yīng)的薄膜電容器,但如專利文獻1的圖1及圖4等所示,集成電路2和薄膜電容器10的各電極14、17經(jīng)由形成于薄膜電容器10的上部的端子陣列5的端子5a、5b連接。因此,需要在薄膜電容器10的上部形成端子陣列5。另外,擔(dān)心在高頻區(qū)域中,端子陣列5的端子5a、5b導(dǎo)致電感的增加。
因此,本說明書中,提供能夠使薄膜電容器與集成電路的連接結(jié)構(gòu)簡化并且能夠降低薄膜電容器的布線的阻抗的電容器構(gòu)造及具備該電容器構(gòu)造的半導(dǎo)體裝置。
用于解決技術(shù)問題的技術(shù)方案
由本說明書公開的薄膜電容器構(gòu)造是與在電極墊面呈面陣狀地配置有多個電極墊的面陣式集成電路的所述電極墊面接合的薄膜電容器構(gòu)造,所述多個電極墊包括電源墊、接地墊及信號墊,該薄膜電容器構(gòu)造具備:薄膜電容器,包括第一薄板電極、第二薄板電極及形成于所述第一薄板電極與所述第二薄板電極之間的薄膜電介質(zhì)層;第一絕緣膜,將所述第一薄板電極絕緣;第二絕緣膜,將所述第二薄板電極絕緣;及多個貫通孔,從所述第一絕緣膜經(jīng)由所述薄膜電容器貫通到所述第二絕緣膜,形成在與所述多個電極墊對應(yīng)的位置,包括形成于與所述電源墊對應(yīng)的位置的電源用貫通孔、形成于與所述接地墊對應(yīng)的位置的接地用貫通孔及形成于與所述信號墊對應(yīng)的位置的信號用貫通孔。
根據(jù)本結(jié)構(gòu),設(shè)置有多個貫通孔,該多個貫通孔從第一絕緣膜經(jīng)由薄膜電容器貫通到第二絕緣膜,并形成于與多個電極墊對應(yīng)的位置。因此,在將薄膜電容器與面陣式集成電路接合時,通過向該多個貫通孔填充銅膏等導(dǎo)電構(gòu)件直至到達電極墊為止,由此能夠?qū)⒈∧る娙萜髋c面陣式集成電路接合。由此,不需要在薄膜電容器的上部形成端子陣列,也不需要在面陣式集成電路的電極墊上形成連接凸起。另外,能夠以大致最短距離將薄膜電容器與面陣式集成電路的電極墊面結(jié)合。其結(jié)果,能夠簡化薄膜電容器與集成電路的連接結(jié)構(gòu),并且能夠降低薄膜電容器的布線的阻抗。
在上述薄膜電容器構(gòu)造中,也可以是,所述第一薄板電極包括:第一伸出部,伸出到所述接地用貫通孔內(nèi);第一開口部,形成于與所述電源墊及所述信號墊對應(yīng)的位置;及接地墊用開口部,形成于與所述接地墊對應(yīng)的位置,具有在周邊形成所述第一伸出部的平面形狀,所述第二薄板電極包括:第二伸出部,伸出到所述電源用貫通孔內(nèi);第二開口部,形成于與所述接地墊及所述信號墊對應(yīng)的位置;及電源墊用開口部,形成于與所述電源墊對應(yīng)的位置,具有在周邊形成所述第二伸出部的平面形狀。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于野田士克林股份有限公司,未經(jīng)野田士克林股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201780089382.1/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:存儲設(shè)備
- 下一篇:電子模塊及其制造方法





