[發明專利]用于高性能標準單元的多過孔結構

有效

• 申請號: 201780075100.2
• 申請日: 2017-12-08
• 公開（公告）號: CN110036477B
• 公開（公告）日: 2020-10-13
• 發明（設計）人: S·薩哈;X·陳;V·寶娜帕里;H·利姆;M·馬拉布里;M·古普塔
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L23/528;H01L27/118
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;呂世磊

一種IC的MOS器件，包括pMOS和nMOS晶體管。MOS器件進一步包括：第一M_x層互連，其沿第一方向延伸并且將pMOS和nMOS晶體管漏極耦合在一起；以及第二M_x層互連，其沿第一方向延伸并且將pMOS和nMOS晶體管漏極耦合在一起。第一和第二M_x層互連是平行的。MOS器件進一步包括沿與第一方向正交的第二方向延伸的第一M_x+1層互連。第一M_x+1層互連被耦合到第一M_x層互連和第二M_x層互連。MOS器件進一步包括沿第二方向延伸的第二M_x+1層互連。第二M_x+1層互連被耦合到第一M_x層互連和第二M_x層互連。第二M_x+1層互連與第一M_x+1層互連平行。

相關申請的交叉引用

本申請要求2016年12月28日提交的主題為“MULTIPLE VIA STRUCTURE FOR HIGHPERFORMANCE STANDARD CELLS(用于高性能標準單元的多過孔結構)”的美國專利申請No.15/393,180的權益，該申請通過引用明確地整體并入本文。

技術領域

本公開總體涉及標準單元架構，并且更具體地，涉及用于高性能標準單元的多過孔結構。

背景技術

標準單元器件是實現數字邏輯的集成電路(IC)。專用IC(ASIC)(諸如片上系統(SoC)器件)可以包含數千到數百萬的標準單元器件。典型的IC包括順序形成的層的堆疊。每個層可以被堆疊或覆蓋在先前層上并且被圖案化以形成定義晶體管(例如，場效應晶體管(FET))和/或鰭式FET(FinFET)的形狀，并將晶體管連接到電路中。

在7nm節點和更小的制造工藝中，互連電阻非常高。目前存在對于改進標準單元的設計的需要，以解決較高的互連電阻。

發明內容

在本公開的一個方面，IC的金屬氧化物半導體(MOS)器件包括多個p型MOS(pMOS)晶體管，每個p型MOS晶體管具有pMOS晶體管柵極、pMOS晶體管漏極和pMOS晶體管源極。每個pMOS晶體管柵極沿第一方向延伸。MOS器件進一步包括多個n型MOS(nMOS)晶體管，每個n型MOS晶體管具有nMOS晶體管柵極、nMOS晶體管漏極和nMOS晶體管源極。每個nMOS晶體管柵極沿第一方向延伸。每個nMOS晶體管柵極與對應的pMOS晶體管柵極通過沿第一方向延伸的相同的柵極互連形成。MOS器件進一步包括第一金屬x(M_x)層互連，其沿第一方向延伸并且將pMOS晶體管漏極耦合到nMOS晶體管漏極。MOS器件進一步包括第二M_x層互連，其沿第一方向延伸并且將pMOS晶體管漏極耦合到nMOS晶體管漏極。第二M_x層互連與第一Mx層互連平行。MOS器件進一步包括沿與第一方向正交的第二方向延伸的第一金屬x+1(M_x+1)層互連。第一M_x+1層互連被耦合到第一M_x層互連和第二M_x層互連。MOS器件進一步包括沿第二方向延伸的第二M_x+1層互連。第二M_x+1層互連被耦合到第一M_x層互連和第二M_x層互連。第二M_x+1層互連與第一M_x+1層互連平行。第一M_x+1層互連和第二M_x+1層互連是MOS器件的輸出。

附圖說明

圖1是示出了標準單元和IC內的各種層的側視圖的第一圖。

圖2是示出了標準單元和IC內的各種層的側視圖的第二圖。

圖3是概念性地示出MOS器件的布局的平面圖的圖。