[發明專利]用于高性能標準單元的多過孔結構

有效

• 申請號: 201780075100.2
• 申請日: 2017-12-08
• 公開（公告）號: CN110036477B
• 公開（公告）日: 2020-10-13
• 發明（設計）人: S·薩哈;X·陳;V·寶娜帕里;H·利姆;M·馬拉布里;M·古普塔
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L23/528;H01L27/118
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;呂世磊

1.一種集成電路的金屬氧化物半導體MOS器件，包括：

多個pMOS晶體管，每個pMOS晶體管具有pMOS晶體管柵極、pMOS晶體管漏極和pMOS晶體管源極，每個pMOS晶體管柵極沿第一方向延伸并且由柵極互連形成；

多個nMOS晶體管，每個nMOS晶體管具有nMOS晶體管柵極、nMOS晶體管漏極和nMOS晶體管源極，每個nMOS晶體管柵極沿所述第一方向延伸并且由所述柵極互連形成；

第一金屬x層互連，沿所述第一方向延伸，并且將所述pMOS晶體管漏極耦合到所述nMOS晶體管漏極；

第二金屬x層互連，沿所述第一方向延伸，并且將所述pMOS晶體管漏極耦合到所述nMOS晶體管漏極，所述第二金屬x層互連與所述第一金屬x層互連平行；

第一金屬x+1層互連，沿與所述第一方向正交的第二方向延伸，所述第一金屬x+1層互連被耦合到所述第一金屬x層互連和所述第二金屬x層互連；以及

第二金屬x+1層互連，沿所述第二方向延伸，所述第二金屬x+1層互連被耦合到所述第一金屬x層互連和所述第二金屬x層互連，所述第二金屬x+1層互連與所述第一金屬x+1層互連平行，所述第一金屬x+1層互連和所述第二金屬x+1層互連是所述MOS器件的輸出。

2.根據權利要求1所述的MOS器件，進一步包括沿所述第一方向延伸的金屬x+2層互連，所述金屬x+2層互連被耦合到所述第一金屬x+1層互連和所述第二金屬x+1層互連。

3.根據權利要求2所述的MOS器件，其中所述MOS器件在標準單元內，并且所述金屬x+2層互連延伸到所述標準單元外部以與另一標準單元的輸入耦合。

4.根據權利要求2所述的器件，其中所述金屬x+2層互連通過過孔x+1層上的第一V_x+1過孔被耦合到所述第一金屬x+1層互連，并且通過所述過孔x+1層上的第二V_x+1過孔被耦合到所述第二金屬x+1層互連。

5.根據權利要求4所述的MOS器件，其中所述MOS器件被配置為使得輸出電流通過所述第一V_x+1過孔和所述第二V_x+1過孔流到所述金屬x+2層互連。

6.根據權利要求1所述的MOS器件，其中所述第一金屬x+1層互連通過過孔x層上的第一V_x過孔被耦合到所述第一金屬x層互連，并且通過所述過孔x層上的第二V_x過孔被耦合到所述第二金屬x層互連，并且其中所述第二金屬x+1層互連通過所述過孔x層上的第三V_x過孔被耦合到所述第一金屬x層互連，并且通過所述過孔x層上的第四V_x過孔被耦合到所述第二金屬x層互連。

7.根據權利要求6所述的MOS器件，其中所述MOS器件被配置為使得輸出電流通過所述第一V_x過孔和所述第二V_x過孔流到所述第一金屬x+1層互連，并且通過所述第三V_x過孔和所述第四V_x過孔流到所述第二金屬x+1層互連。

8.根據權利要求1所述的MOS器件，其中x為1。

9.根據權利要求1所述的MOS器件，進一步包括：

第一金屬x-1層互連，沿所述第二方向延伸并且將所述pMOS晶體管漏極耦合在一起，所述第一金屬x層互連和所述第二金屬x層互連被耦合到所述第一金屬x-1層互連；以及

第二金屬x-1層互連，沿所述第二方向延伸并且將所述nMOS晶體管漏極耦合在一起，所述第一金屬x層互連和所述第二金屬x層互連被耦合到所述第二金屬x-1層互連。

10.根據權利要求9所述的MOS器件，進一步包括第三金屬x-1層互連，所述第三金屬x-1層互連沿所述第二方向延伸并且將所述pMOS晶體管柵極和所述nMOS晶體管柵極耦合在一起。