[發明專利]在多電平非易失性存儲器中實現一致的讀取時間

有效

• 申請號: 201780074139.2
• 申請日: 2017-11-16
• 公開（公告）號: CN110023895B
• 公開（公告）日: 2023-07-25
• 發明（設計）人: A·S·拉瑪林嘉姆;P·卡拉瓦德
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F3/06
• 分類號: G06F3/06;G06F12/02
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 林金朝;王英

系統、設備和方法可以提供從一組多電平非易失性存儲器(NVM)單元讀取下頁、一個或多個中間頁和最末頁的技術，其中與下頁相關聯的下讀取時間或與最末頁相關聯的最末讀取時間中的一個或多個基本類似于與一個或多個中間頁相關聯的中間讀取時間。

相關申請的交叉引用

本申請要求享有2016年12月30日提交的美國非臨時專利申請No.15/395,062的優先權的權益。

技術領域

實施例總體上涉及存儲器結構。

背景技術

多電平NAND型閃存存儲器(“NAND存儲器”)可以被組織成多個單元，每個單元包含數據的多個位。在這樣的情況下，每個單元的位數量可以取決于在編程操作期間能夠實現多少不同電壓電平。例如，為了支持每個單元兩個位，可以調用四個電壓電平，以便在一和零的四種可能組合(11,01,00,10)之間做出區分。由于針對被提及的位所執行的電壓電平比較的數量的原因，每個位可能具有顯著不同的讀取時間。例如，在以上示例中，第一(例如，最高有效)位可能涉及兩次比較以便讀取該位，而對于第二(例如，最低有效)位可能涉及僅一次比較。因此，讀取第二位所花費的時間可能是讀取第一位所花費的時間的兩倍。

該變化可能給包含多電平NAND存儲器的器件(例如，固態驅動器/SSD)以及包含該器件的系統(例如，服務器、主機、數據中心)帶來挑戰。例如，SSD可以使用傳輸緩沖器來存儲正在根據“垃圾收集”策略而重新定位的數據。設計傳輸緩沖器以支持最長讀取時間可能會增大傳輸緩沖器的尺寸，這繼而可能對性能和成本帶來負面影響。類似地，可以設定諸如主機處理器內的多線程讀取隊列之類的服務器資源的尺寸以支持最長的讀取時間，這可能進一步降低性能并提高成本。

附圖說明

通過閱讀以下說明書和所附權利要求并參考以下附圖，實施例的各種優點將對本領域的技術人員變得顯而易見，在附圖中：

圖1是根據實施例的三電平單元(TLC)架構和四電平單元(QLC)架構的示例的圖示；

圖2是根據實施例的操作芯片控制器設備的方法的示例的流程圖；

圖3和圖4是根據實施例的QLC編碼方案的示例的圖示；以及

圖5是根據實施例的計算系統的示例的框圖。

具體實施方式

諸如NAND存儲器的多電平非易失性存儲器(NVM)可以被組織成多個單元，其中每個單元包含數據的多個位。為了在可能的位組合之間做出區分，可以使用各種電壓電平。例如，可能根據以下表I對每個單元的兩個位進行編程和讀取。