[發明專利]在多電平非易失性存儲器中實現一致的讀取時間

有效

• 申請號: 201780074139.2
• 申請日: 2017-11-16
• 公開（公告）號: CN110023895B
• 公開（公告）日: 2023-07-25
• 發明（設計）人: A·S·拉瑪林嘉姆;P·卡拉瓦德
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F3/06
• 分類號: G06F3/06;G06F12/02
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 林金朝;王英

1.一種固態驅動器系統，包括：

包括傳輸緩沖器的器件控制器設備，以及

通信地耦合到所述器件控制器設備的非易失性存儲器(NVM)，所述NVM包括一組多電平NVM單元和芯片控制器設備，所述芯片控制器設備包括襯底和邏輯單元，所述邏輯單元實施于固定功能硬件中并耦合到所述襯底，所述邏輯單元用于：

在讀取電平之間執行多次比較，并且基于所述多次比較確定下頁的位值，以從所述一組多電平NVM單元讀取所述下頁，

從所述一組多電平NVM單元讀取一個或多個中間頁，并且

從所述一組多電平NVM單元讀取最末頁，其中，與所述下頁相關聯的下讀取時間或與所述最末頁相關聯的最末讀取時間中的一個或多個基本類似于與所述一個或多個中間頁相關聯的中間讀取時間。

2.根據權利要求1所述的系統，其中，所述多次比較在三個讀取電平之間執行。

3.根據權利要求1所述的系統，其中，所述多次比較在四個讀取電平之間執行。

4.根據權利要求1到3的任一項所述的系統，其中，所述邏輯單元用于讀取上頁以讀取所述一個或多個中間頁，并且其中，所述中間讀取時間與所述上頁相關聯。

5.根據權利要求1到3的任一項所述的系統，其中，所述邏輯單元用于讀取額外頁以讀取所述一個或多個中間頁，并且其中，所述中間讀取時間與所述額外頁相關聯。

6.根據權利要求1所述的系統，其中，所述一組多電平NVM單元包括四電平單元架構。

7.根據權利要求1所述的系統，其中，所述一組多電平NVM單元包括三電平單元架構。

8.根據權利要求1所述的系統，其中，所述器件控制器用于將來自所述下頁、所述一個或多個中間頁和所述最末頁的垃圾收集數據存儲到所述傳輸緩沖器，并向所述一組多電平NVM單元中的不同位置寫入所述垃圾收集數據。

9.一種芯片控制器設備，包括：

襯底；以及

實施于固定功能硬件中并耦合到所述襯底的邏輯單元，所述邏輯單元用于：

在讀取電平之間執行多次比較，并且基于所述多次比較確定下頁的位值，以從一組多電平非易失性存儲器(NVM)單元讀取所述下頁，

從所述一組多電平NVM單元讀取一個或多個中間頁，并且

從所述一組多電平NVM單元讀取最末頁，其中，與所述下頁相關聯的下讀取時間或與所述最末頁相關聯的最末讀取時間中的一個或多個基本類似于與所述一個或多個中間頁相關聯的中間讀取時間。

10.根據權利要求9所述的設備，其中，所述多次比較在三個讀取電平之間執行。

11.根據權利要求9所述的設備，其中，所述多次比較在四個讀取電平之間執行。

12.根據權利要求9到11的任一項所述的設備，其中，所述邏輯單元用于讀取上頁以讀取所述一個或多個中間頁，并且其中，所述中間讀取時間與所述上頁相關聯。

13.根據權利要求9到11的任一項所述的設備，其中，所述邏輯單元用于讀取額外頁以讀取所述一個或多個中間頁，并且其中，所述中間讀取時間與所述額外頁相關聯。

14.根據權利要求9所述的設備，其中，所述一組多電平NVM單元包括四電平單元架構。

15.根據權利要求9所述的設備，其中，所述一組多電平NVM單元包括三電平單元架構。