[發明專利]信息處理系統、半導體集成電路以及信息處理方法

有效

• 申請號: 201780073022.2
• 申請日: 2017-11-22
• 公開（公告）號: CN109997122B
• 公開（公告）日: 2023-06-30
• 發明（設計）人: 后藤誠司;仁茂田永一;岡本諭
• 申請（專利權）人: 株式會社索思未來
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F13/36
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 舒艷君;王秀輝

本發明使信息處理系統的處理高速化。半導體集成電路(11)基于定義有半導體集成電路(11、12)的每一個所使用的存儲器(14、15)的地址的存儲器映射信息(11m)，指定與作為數據發送目的地的半導體集成電路(12)連接的存儲器(15)的地址(a1)，并將地址(a1)轉換為在數據發送目的地中參照的存儲器映射信息(12m)中定義的存儲器(15)的地址(a3)，并使用PCIe接口(11d)輸出地址(a3)和發送數據，開關(13)使用PCIe接口(13a、13b)將地址(a3)和發送數據轉送至數據發送目的地，數據發送目的地使用PCI接口(12d)來接收地址(a3)和發送數據，并將發送數據寫入與地址(a3)對應的存儲器(15)的接收緩沖區域。

技術領域

本發明涉及信息處理系統、半導體集成電路以及信息處理方法。

背景技術

隨著信息處理系統的復雜化、大規模化，提出了包含多個SoC(System?on?Chip：片上系統)的信息處理系統。作為包含多個SoC的信息處理系統之一，提出了通過網絡連接多個CPU(Central?Processing?Unit：中央處理器)，來實現基于各CPU的并行處理的CPU集群。

此外，以往，在使用以太網(注冊商標)開關連接多個服務器時，為了減少以太網開關的硬件，有使用PCIe(Peripheral?Component?Interconnect?express：外設部件互連標準)的技術。另外，有使用PCIe開關，連接多個處理器，某個處理器訪問與其它處理器連接的存儲器的技術。另外，提出了在數據中心內的服務器間通信中，代替以太網使用PCIe。

專利文獻1:美國專利第7480303號說明書

專利文獻2:美國專利申請公開第2015/0067229號說明書

專利文獻3:國際公開第2013/136522號

為了實現能夠進行高速的處理的CPU集群，考慮將集群結構設為緊密耦合的集群。在緊密耦合的集群中，使用共享存儲器、進程間通信，各CPU進行協作處理。對于連接多個CPU的網絡，考慮使用相對低成本且能夠進行高速通信的以太網。但是，在使用以太網的情況下，存在如下問題：存在發送源等不到來自發送目的地的響應信號的接收就不能進行下一個發送等協議開銷等，而限制緊密耦合的集群的高速化。

發明內容

根據發明的一個觀點，提供一種信息處理系統，具有：第一半導體集成電路，基于定義有多個半導體集成電路的每一個所使用的各存儲器的地址的第一存儲器映射信息，指定與作為上述多個半導體集成電路之一的數據發送目的地連接的第一存儲器的第一地址，并將上述第一地址轉換為在上述數據發送目的地中參照的第二存儲器映射信息中定義的上述第一存儲器的第二地址，并使用不用等待來自上述數據發送目的地的響應就能夠進行連續的發送的總線接口輸出上述第二地址和發送數據；開關，使用上述總線接口將上述第二地址和上述發送數據轉送至上述數據發送目的地；以及第二半導體集成電路，是上述數據發送目的地，且使用上述總線接口接收上述第二地址和上述發送數據，并將上述發送數據寫入與上述第二地址對應的上述第一存儲器的接收緩沖區域。

另外，根據發明的一個觀點，提供一種半導體集成電路，具有：控制電路，基于定義有多個半導體集成電路的每一個所使用的各存儲器的地址的第一存儲器映射信息，來指定與作為上述多個半導體集成電路之一的數據發送目的地連接的第一存儲器的第一地址；地址轉換電路，將上述第一地址轉換為在上述數據發送目的地中參照的第二存儲器映射信息中定義的上述第一存儲器的第二地址；以及不用等待來自上述數據發送目的地的響應就能夠進行連續的發送的第一總線接口，輸出上述第二地址和發送數據。