[發明專利]信息處理系統、半導體集成電路以及信息處理方法

有效

• 申請號: 201780073022.2
• 申請日: 2017-11-22
• 公開（公告）號: CN109997122B
• 公開（公告）日: 2023-06-30
• 發明（設計）人: 后藤誠司;仁茂田永一;岡本諭
• 申請（專利權）人: 株式會社索思未來
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F13/36
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 舒艷君;王秀輝

1.一種信息處理系統，其特征在于，具有：

第一半導體集成電路，基于定義有多個半導體集成電路的每一個半導體集成電路所使用的各存儲器的地址的第一存儲器映射信息，指定與作為上述多個半導體集成電路之一的數據發送目的地連接的第一存儲器的第一地址，并將上述第一地址轉換為在上述數據發送目的地中參照的第二存儲器映射信息中定義的上述第一存儲器的第二地址，并使用不用等待來自上述數據發送目的地的響應就能夠進行連續的發送的總線接口來輸出上述第二地址和發送數據，其中，上述第二存儲器映射信息與上述第一存儲器映射信息不同；

開關，使用上述總線接口將上述第二地址和上述發送數據轉送至上述數據發送目的地；以及

第二半導體集成電路，是上述數據發送目的地，該第二半導體集成電路使用上述總線接口，接收上述第二地址和上述發送數據，并將上述發送數據寫入與上述第二地址對應的上述第一存儲器的接收緩沖區域。

2.根據權利要求1所述的信息處理系統，其特征在于，

在上述第一存儲器映射信息中，還定義有在上述多個半導體集成電路的每一個半導體集成電路中被設定中斷設定值的各存儲電路的地址，

上述第一半導體集成電路基于上述第一存儲器映射信息，指定在上述數據發送目的地中設定上述中斷設定值的第一存儲電路的第三地址，并將上述第三地址轉換為在上述第二存儲器映射信息中定義的上述第一存儲電路的第四地址，并使用上述總線接口來輸出上述第四地址和上述中斷設定值，

上述開關使用上述總線接口，將上述第四地址和上述中斷設定值轉送至上述數據發送目的地，

上述第二半導體集成電路使用上述總線接口，接收上述第四地址和上述中斷設定值，并將上述中斷設定值寫入與上述第四地址對應的上述第一存儲電路，并基于上述中斷設定值，來判定上述發送數據的接收的結束。

3.根據權利要求2所述的信息處理系統，其特征在于，

上述開關包含第一開關、以及使用上述第一開關和上述總線接口進行信息的收發的第二開關，

上述第二地址、上述第四地址、上述發送數據以及上述中斷設定值經由上述第一開關和上述第二開關被轉送至上述第二半導體集成電路。

4.根據權利要求2或3所述的信息處理系統，其特征在于，

上述開關將上述第二地址以及上述第四地址轉換為在上述多個半導體集成電路中的第三半導體集成電路所參照的第三存儲器映射信息中定義的與上述第三半導體集成電路連接的第二存儲器的第五地址、以及在上述第三半導體集成電路中被設定上述中斷設定值的第二存儲電路的第六地址。

5.根據權利要求1所述的信息處理系統，其特征在于

在上述接收緩沖區域中與上述多個半導體集成電路的每一個半導體集成電路對應的緩沖區域被設定為被指定為各個不同的地址。

6.根據權利要求1所述的信息處理系統，其特征在于，

上述第一半導體集成電路具有指定上述第一地址的第一控制電路、將上述第一地址轉換為上述第二地址的第一地址轉換電路、以及上述總線接口。

7.根據權利要求2所述的信息處理系統，其特征在于，

上述第二半導體集成電路具有第二控制電路和中斷控制電路，該中斷控制電路基于上述中斷設定值，將表示上述發送數據的接收結束的中斷信號通知給上述第二控制電路。

8.根據權利要求2所述的信息處理系統，其特征在于，

上述第一存儲器映射信息包含：

第一地址空間，定義與上述多個半導體集成電路中參照上述第一存儲器映射信息的半導體集成電路連接的存儲器的地址；

第二地址空間，定義與參照上述第一存儲器映射信息的半導體集成電路以外的其它半導體集成電路連接的存儲器的地址；

第三地址空間，定義被設定參照上述第一存儲器映射信息的半導體集成電路的中斷設定值的存儲電路的地址；以及

第四地址空間，定義被設定上述其它半導體集成電路的中斷設定值的存儲電路的地址。