[發(fā)明專利]具有嵌入式取整規(guī)則的浮點(diǎn)指令格式

在審

• 申請(qǐng)?zhí)枺?/td>: 201780071430.4
• 申請(qǐng)日: 2017-12-15
• 公開（公告）號(hào): CN110140109A
• 公開（公告）日: 2019-08-16
• 發(fā)明（設(shè)計(jì)）人: 瑪雅·穆吉爾;P·赫特利;M·森蒂爾威蘭;P·鮑拉佐拉;V·T·拉馬杜拉伊
• 申請(qǐng)（專利權(quán)）人: 優(yōu)創(chuàng)半導(dǎo)體科技有限公司
• 主分類號(hào): G06F9/30
• 分類號(hào): G06F9/30
• 代理公司: 北京泛華偉業(yè)知識(shí)產(chǎn)權(quán)代理有限公司 11280
• 代理人: 王勇;李科

1.一種處理器，包括：

第一存儲(chǔ)裝置，用于存儲(chǔ)第一數(shù)據(jù)項(xiàng)；

第二存儲(chǔ)裝置；以及

執(zhí)行單元，其包括對(duì)指令編碼的邏輯電路，所述指令包括：

第一字段，用于存儲(chǔ)所述第一存儲(chǔ)裝置的標(biāo)識(shí)符；

第二字段，用于存儲(chǔ)所述第二存儲(chǔ)裝置的標(biāo)識(shí)符；以及

第三字段，用于存儲(chǔ)表示取整規(guī)則的標(biāo)識(shí)符，

其中所述執(zhí)行單元執(zhí)行所述指令以：

基于所述第一數(shù)據(jù)項(xiàng)來產(chǎn)生第二數(shù)據(jù)項(xiàng)；

根據(jù)由所述指令規(guī)定的所述取整規(guī)則來將所述第二數(shù)據(jù)項(xiàng)取整；以及

將取整后的第二數(shù)據(jù)項(xiàng)存儲(chǔ)在所述第二存儲(chǔ)裝置中。

2.如權(quán)利要求1所述的處理器，其中在與所述處理器相關(guān)聯(lián)的指令集架構(gòu)(ISA)中規(guī)定所述指令。

3.如權(quán)利要求1所述的處理器，其中所述第一存儲(chǔ)裝置是第一寄存器或第一存儲(chǔ)單元之一，以及其中所述第二存儲(chǔ)裝置是第二寄存器或第二存儲(chǔ)單元之一。

4.如權(quán)利要求1所述的處理器，其中所述第一存儲(chǔ)裝置是不同于所述第二存儲(chǔ)裝置或與所述第一存儲(chǔ)裝置相同的存儲(chǔ)裝置。

5.如權(quán)利要求1所述的處理器，其中在所述第一存儲(chǔ)裝置中存儲(chǔ)的所述第一數(shù)據(jù)項(xiàng)和在所述第二存儲(chǔ)裝置中存儲(chǔ)的所述第二數(shù)據(jù)項(xiàng)以浮點(diǎn)格式被表示。

6.如權(quán)利要求1所述的處理器，其中在所述第一存儲(chǔ)裝置中存儲(chǔ)的所述第一數(shù)據(jù)項(xiàng)以浮點(diǎn)格式被表示，以及在所述第二存儲(chǔ)裝置中存儲(chǔ)的所述第二數(shù)據(jù)項(xiàng)以固定點(diǎn)格式被表示。

7.如權(quán)利要求1所述的處理器，其中所述取整規(guī)則是向最近值取整規(guī)則、向零取整規(guī)則、向正無限大取整或向負(fù)無限大取整之一。

8.如權(quán)利要求1所述的處理器，其中所述指令包括加法、減法、乘法或除法操作之一。

9.如權(quán)利要求1所述的處理器，其中在所述第一存儲(chǔ)裝置中存儲(chǔ)的所述第一數(shù)據(jù)項(xiàng)的值由包括符號(hào)位、表示指數(shù)的位的第一子集和表示分?jǐn)?shù)的位的第二子集的多個(gè)位表示。

10.如權(quán)利要求1所述的處理器，其中所述第一寄存器和所述第二寄存器是具有相同長度的浮點(diǎn)寄存器。

11.如權(quán)利要求1所述的處理器，其中所述第一寄存器和所述第二寄存器是浮點(diǎn)寄存器，以及其中所述第一寄存器包括比所述第二寄存器多的位。

12.如權(quán)利要求1所述的處理器，其中所述第一存儲(chǔ)裝置是用于存儲(chǔ)浮點(diǎn)值的浮點(diǎn)寄存器，以及所述第二存儲(chǔ)裝置是用于存儲(chǔ)整數(shù)的通用寄存器，以及其中所述指令包括使用在所述指令中規(guī)定的所述取整規(guī)則的實(shí)數(shù)到整數(shù)轉(zhuǎn)換操作。

13.如權(quán)利要求1所述的處理器，其中所述第一存儲(chǔ)裝置是用于存儲(chǔ)整數(shù)的通用寄存器，以及所述第二存儲(chǔ)裝置是用于存儲(chǔ)實(shí)數(shù)值的浮點(diǎn)寄存器，以及其中所述指令包括使用在所述指令中規(guī)定的所述取整規(guī)則的整數(shù)到實(shí)數(shù)轉(zhuǎn)換操作。

14.如權(quán)利要求1所述的處理器，其中所述取整規(guī)則是下列情況中至少之一：將未定義數(shù)字轉(zhuǎn)換成零、將未定義數(shù)字轉(zhuǎn)換成使用多個(gè)位可表示的最大數(shù)字、或?qū)⑽炊x數(shù)字轉(zhuǎn)換成使用多個(gè)位可表示的最小數(shù)字。

15.如權(quán)利要求1所述的處理器，其中所述第三字段用于存儲(chǔ)對(duì)所述取整規(guī)則編碼的立即值或表示第三存儲(chǔ)裝置的標(biāo)識(shí)符之一，以及其中所述第三存儲(chǔ)裝置包括指示所述取整規(guī)則的標(biāo)記值。

16.如權(quán)利要求1所述的處理器，其中當(dāng)被執(zhí)行時(shí)，所述處理器使用所述邏輯電路來使用預(yù)定數(shù)量的處理器時(shí)鐘周期完成所述指令。