[發明專利]使用堆疊引線框架的3D芯片組件

有效

• 申請號: 201780060273.7
• 申請日: 2017-09-07
• 公開（公告）號: CN109791925B
• 公開（公告）日: 2023-10-20
• 發明（設計）人: C·A·魯尼恩;F·R·本
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L25/07
• 分類號: H01L25/07;H10B80/00;H01L25/065;H01L23/00;H01L23/498
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 陳松濤;夏青

一種堆疊芯片組件包括堆疊的多個IC芯片或管芯以及多個堆疊的引線。來自獨立引線框架的引線可以被結合在一起，以便將各芯片的對應金屬特征件連接到同一個接地、信號或電力軌。每個引線框架可以包括設置于堆疊體中的兩個芯片之間的中心槳狀物。中心槳狀物可以充當熱導管和公共電力軌(例如，接地)中的一個或多個。可以采用引線框架而不使用任何結合引線，其中引線直接結合到芯片的結合焊盤。第一IC芯片可以安裝到基礎引線框架，后續的管芯附著引線框架和IC芯片堆疊在第一IC芯片和基礎引線框架上。管芯附著引線框架可以被迭代地結合到下方的引線框架，所結合的堆疊引線從其相應引線框架片沖壓出來。

優先權要求

本申請要求享有2016年10月28日提交的題為“3D CHIP ASSEMBLIES USINGSTACKED LEADFRAMES”的美國非臨時專利申請No.15/338,162的優先權，在此通過引用將其全文并入。

背景技術

有很多種集成電路(IC)芯片或管芯封裝技術。若干高級IC封裝包括堆疊形式的多個IC芯片，這樣減小了IC芯片的占用面積，以改善給定平臺(例如，移動裝置、計算機、汽車)之內的器件密度。圖1A示出了常規堆疊芯片組件101的平面圖。圖1B示出了堆疊芯片組件101的截面圖。如圖所示，IC芯片111堆疊于IC芯片110上方，IC芯片112進一步堆疊于IC芯片111上方，IC芯片113進一步堆疊于IC芯片112上方。在每個IC芯片之間是管芯附著材料140(例如，膏或膜)。為了容納通過引線結合實現的電連接(例如，電力、信號、接地)，相對于下方/上方芯片，堆疊芯片可以在一個或多個維度上具有橫向偏移或位移。例如，芯片111在x維度上與芯片110的邊緣具有橫向偏移。類似地，芯片112在x維度上與芯片111的邊緣具有橫向偏移。這樣的IC芯片堆疊要求占用面積是芯片尺寸和引線結合所需的累積芯片偏移兩者的函數。例如，在圖1B中，堆疊占用面積是芯片長度Lc和偏移長度L₀二者的函數。這樣一來，交錯芯片會增大封裝尺寸。

如圖1A和1B中進一步所示，引線結合可以從最頂部芯片(例如，113)逐級降落到下一芯片，直到著陸于封裝襯底105上。這樣的逐級降落引線結合在如下應用中是典型的：堆疊中的芯片相同，并且每個芯片上的各個焊盤可以與另一芯片上的對應焊盤同時被供電、接地或傳送信號。這樣的架構對于NAND閃存存儲器芯片是常見的，其常常在芯片的一側或兩側(例如，圖1A、1B中x維度上橫向分開的相對邊緣)上容納金屬特征件。除了偏移增加封裝占用面積之外，封裝襯底105還增大了組件101的厚度，并增加了封裝組件的成本。

堆疊芯片在組件101工作期間產生的熱是另一個問題。例如，可能需要通過芯片111、112和113傳導芯片110產生的熱，以到達芯片堆疊體上方設置(例如，著陸于芯片113上)的熱沉。體材料組分(例如，硅)常常具有較低熱導率，使得難以充分冷卻堆疊芯片組件之內的芯片。

附圖說明

在附圖中，本文描述的材料是通過舉例而不是限制的方式加以例示的。為了例示簡單且清晰起見，圖中例示的元件未必是按比例繪制的。例如，為了清晰起見，一些元件的尺度可能相對于其他元件被放大。此外，在認為適當的情況下，在各圖之間重復參考標記以表示對應或相似元件。在附圖中：

圖1A示出了常規堆疊芯片組件的自頂向下平面圖；

圖1B示出了常規堆疊芯片組件的截面圖；

圖2A示出了根據實施例包括堆疊引線的堆疊芯片組件的自頂向下平面圖；

圖2B示出了根據實施例包括堆疊引線的堆疊芯片組件的截面圖；

圖3、4、5和6示出了根據替代實施例具有堆疊引線的堆疊芯片組件的截面圖；

圖7A示出了根據替代實施例包括堆疊引線的堆疊芯片組件的自頂向下平面圖；

圖7B示出了根據替代實施例包括堆疊引線的堆疊芯片組件的截面圖；