[發(fā)明專利]用于加載多個數(shù)據(jù)元素的處理器、方法、系統(tǒng)和指令

有效

• 申請?zhí)枺?/td>: 201780058647.1
• 申請日: 2017-08-30
• 公開（公告）號: CN109791487B
• 公開（公告）日: 2023-10-20
• 發(fā)明（設計）人: W·C·哈森普勞伽;C·J·紐本;小西蒙·C·史迪力;S·S·蘇里
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F12/1027
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 李煒;黃嵩泉

一個方面的處理器包括多個緊縮數(shù)據(jù)寄存器和用于對指令解碼的解碼單元。該指令用于指示多個緊縮數(shù)據(jù)寄存器中用于存儲源緊縮存儲器地址信息的緊縮數(shù)據(jù)寄存器。源緊縮存儲器地址信息包括多個存儲器地址信息數(shù)據(jù)元素。執(zhí)行單元與解碼單元和多個緊縮數(shù)據(jù)寄存器耦合，該執(zhí)行單元響應于指令而用于：從各自都與多個存儲器地址信息數(shù)據(jù)元素中的不同存儲器地址信息數(shù)據(jù)元素對應的多個存儲器地址加載多個數(shù)據(jù)元素；以及將被加載的多個數(shù)據(jù)元素存儲在目的地存儲位置中。該目的地存儲位置不包括多個緊縮數(shù)據(jù)寄存器中的寄存器。

政府權(quán)益的聲明

本發(fā)明是在由國防部授予的合同號H98230-13-D-0124的政府支持下進行的。政府具有本發(fā)明的某些權(quán)益。

技術領域

本文中所描述的實施例總體上涉及處理器。具體而言，本文中所描述的實施例總體上涉及處理器的存儲器訪問能力。

背景技術

處理器常執(zhí)行用于訪問存儲器的指令。例如，處理器可執(zhí)行加載指令以從存儲器讀取或加載數(shù)據(jù)，和/或可執(zhí)行存儲指令以向存儲器寫入或存儲數(shù)據(jù)。

對于至少一些應用和用途，快速地從存儲器加載數(shù)據(jù)的能力可顯著地影響性能。例如，這對于各種不同類型的存儲器訪問密集型應用通常可以是事實。

附圖說明

通過參考以下描述以及用于說明實施例的附圖，可最佳地理解本發(fā)明。在附圖中：

圖1是可操作用于執(zhí)行索引加載指令的實施例的處理器的實施例的框圖，該索引加載指令具有不在緊縮數(shù)據(jù)寄存器的集合中的目的地存儲位置。

圖2是執(zhí)行索引加載指令的實施例的方法的實施例的流程框圖，該索引加載指令具有不是緊縮數(shù)據(jù)寄存器的目的地存儲位置。

圖3是可操作用于執(zhí)行索引加載指令的實施例的處理器的實施例的框圖，該索引加載指令具有繞過高速緩存的非時效性加載操作。

圖4是用于執(zhí)行索引加載指令的合適的執(zhí)行單元的示例實施例的框圖。

圖5是合適的區(qū)塊化轉(zhuǎn)換后備緩沖器(TLB)的示例實施例的框圖。

圖6是合適的并發(fā)加載操作分派單元的示例實施例的框圖。

圖7A是示例存儲隊列以及合適的擴展存儲隊列的示例實施例的框圖。

圖7B示出可按其提交圖7A的示例的操作的順序。

圖8是圖示合適的存儲器排序語義的示例實施例的示例指令序列的流程框圖。

圖9是可操作以執(zhí)行索引加載指令的實施例的處理器的詳細的示例實施例的框圖。

圖10A-10C是圖示根據(jù)本發(fā)明的實施例的通用向量友好指令格式及其指令模板的框圖。

圖11A-圖11B是圖示根據(jù)本發(fā)明的實施例的示例性專用向量友好指令格式和操作碼字段的框圖。

圖12A-圖12D是圖示根據(jù)本發(fā)明的實施例的示例性專用向量友好指令格式及其字段的框圖。

圖13是寄存器架構(gòu)的實施例的框圖。

圖14A是圖示有序流水線的實施例以及寄存器重命名的亂序發(fā)布/執(zhí)行流水線的實施例的框圖。

圖14B是處理器核的實施例的框圖，該處理器核包括耦合至執(zhí)行引擎單元的前端單元，并且執(zhí)行引擎單元和前端單元兩者都耦合至存儲器單元。

圖15A是單個處理器核以及它與管芯上互連網(wǎng)絡的連接及其第二級(L2)高速緩存的本地子集的實施例的框圖。

圖15B是圖15A的處理器核的部分的展開圖的實施例的框圖。