[發(fā)明專利]用于半導(dǎo)體器件的襯底噪聲隔離結(jié)構(gòu)有效
| 申請(qǐng)?zhí)枺?/td> | 201780057726.0 | 申請(qǐng)日: | 2017-08-29 |
| 公開(公告)號(hào): | CN109716504B | 公開(公告)日: | 2022-11-25 |
| 發(fā)明(設(shè)計(jì))人: | J·荊;S·吳;J·W·索瓦茲 | 申請(qǐng)(專利權(quán))人: | 賽靈思公司 |
| 主分類號(hào): | H01L21/761 | 分類號(hào): | H01L21/761;H01L21/8234 |
| 代理公司: | 北京市金杜律師事務(wù)所 11256 | 代理人: | 王茂華;崔卿虎 |
| 地址: | 美國(guó)加利*** | 國(guó)省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 用于 半導(dǎo)體器件 襯底 噪聲 隔離 結(jié)構(gòu) | ||
半導(dǎo)體器件的示例包括形成在半導(dǎo)體襯底(101)中的第一電路(102)和第二電路(104)。半導(dǎo)體器件進(jìn)一步包括形成在半導(dǎo)體襯底中并且設(shè)置在第一電路與第二電路之間的第一保護(hù)結(jié)構(gòu)(106?1),第一保護(hù)結(jié)構(gòu)包括沿第一軸設(shè)置的第一不連續(xù)n+和p+擴(kuò)散對(duì)(108?1)。半導(dǎo)體器件進(jìn)一步包括形成在半導(dǎo)體襯底中并且設(shè)置在第一電路與第二電路之間的第二保護(hù)結(jié)構(gòu)(106?2),第二保護(hù)結(jié)構(gòu)包括沿第一軸設(shè)置的第二不連續(xù)n+和p+擴(kuò)散對(duì)(108?2),第二不連續(xù)n+和p+擴(kuò)散對(duì)關(guān)于第一不連續(xù)n+和p+擴(kuò)散對(duì)交錯(cuò)。
技術(shù)領(lǐng)域
本公開的示例一般地涉及電子電路,并且具體地涉及用于半導(dǎo)體器件的襯底噪聲隔離結(jié)構(gòu)。
背景技術(shù)
硅集成電路(IC)遭受襯底耦合,因?yàn)橐r底不是良好的絕緣體。通過半導(dǎo)體襯底在電路之間耦合電信號(hào)會(huì)引起噪聲干擾并且影響電路的正常功能。因此,減小不需要的襯底噪聲對(duì)于確保在體和鰭式場(chǎng)效應(yīng)晶體管(FinFET)技術(shù)中具有硅襯底的IC的正常功能和性能是重要的。
在IC中已采用了各種技術(shù)來減小襯底耦合。一種技術(shù)是在襯底中添加高阻抗路徑。另一種技術(shù)是在敏感電路周圍添加保護(hù)環(huán)。對(duì)于體互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù),保護(hù)環(huán)是連續(xù)的,其在電路之間形成良好的隔離。然而,對(duì)于FinFET技術(shù),保護(hù)環(huán)在垂直方向上不再連續(xù),并且氧化物定義(OD)寬度受每個(gè)FinFET技術(shù)中的最大鰭部數(shù)的限制。在這種情況下,襯底噪聲可能會(huì)泄漏通過保護(hù)環(huán)中的間隙,并且引起不需要的噪聲和干擾。發(fā)明人已經(jīng)發(fā)現(xiàn)在不連續(xù)保護(hù)環(huán)的情況下襯底噪聲更高30dB。隨著技術(shù)的進(jìn)步,襯底耦合變得更加嚴(yán)重,因?yàn)殡娐分g的距離變得更小。
發(fā)明內(nèi)容
用于針對(duì)半導(dǎo)體器件提供襯底噪聲隔離結(jié)構(gòu)的技術(shù)。在示例中,一種半導(dǎo)體器件包括形成在半導(dǎo)體襯底中的第一電路和第二電路。半導(dǎo)體器件進(jìn)一步包括形成在半導(dǎo)體襯底中并且設(shè)置在第一電路與第二電路之間的第一保護(hù)結(jié)構(gòu),第一保護(hù)結(jié)構(gòu)包括沿第一軸設(shè)置的第一不連續(xù)n+和p+擴(kuò)散對(duì)。半導(dǎo)體器件進(jìn)一步包括形成在半導(dǎo)體襯底中并且設(shè)置在第一電路與第二電路之間的第二保護(hù)結(jié)構(gòu),第二保護(hù)結(jié)構(gòu)包括沿第一軸設(shè)置的第二不連續(xù)n+和p+擴(kuò)散對(duì),第二不連續(xù)n+和p+擴(kuò)散對(duì)關(guān)于第一不連續(xù)n+和p+擴(kuò)散對(duì)交錯(cuò)。
可選地,第一保護(hù)結(jié)構(gòu)可以包括沿垂直于第一軸的第二軸延伸的第一連續(xù)擴(kuò)散,并且第二保護(hù)結(jié)構(gòu)可以包括沿第二軸延伸的第二連續(xù)擴(kuò)散。
可選地,第一保護(hù)結(jié)構(gòu)可以是圍繞第一電路形成的第一保護(hù)環(huán)。第一保護(hù)環(huán)可以包括由第一不連續(xù)n+和p+擴(kuò)散的相應(yīng)的第一集合和第二集合形成的第一邊和第二邊以及由第一連續(xù)擴(kuò)散的相應(yīng)的第一部分和第二部分形成的第二邊和第三邊。
可選地,第二保護(hù)結(jié)構(gòu)可以是圍繞第一保護(hù)環(huán)形成的第二保護(hù)環(huán)。第二保護(hù)環(huán)可以包括由第二不連續(xù)n+和p+擴(kuò)散相應(yīng)的第一集合和第二集合形成的第一邊和第二邊以及由第二連續(xù)擴(kuò)散的相應(yīng)的第一部分和第二部分形成的第二邊和第三邊。
可選地,半導(dǎo)體器件可以進(jìn)一步包括在第一不連續(xù)n+和p+擴(kuò)散對(duì)與第二不連續(xù)n+和p+擴(kuò)散對(duì)之間的壕溝。
可選地,半導(dǎo)體器件可以進(jìn)一步包括形成在半導(dǎo)體襯底中并且設(shè)置在第一不連續(xù)n+和p+擴(kuò)散對(duì)與第二不連續(xù)n+和p+擴(kuò)散對(duì)之間的深阱。
可選地,半導(dǎo)體襯底可以包括p型襯底,并且第一保護(hù)結(jié)構(gòu)和第二保護(hù)結(jié)構(gòu)可以形成在p型襯底中。
可選地,阱可以形成在襯底中,并且第一保護(hù)結(jié)構(gòu)和第二保護(hù)結(jié)構(gòu)可以形成在阱中。
可選地,第一不連續(xù)n+和p+擴(kuò)散對(duì)可以包括第一間隙,并且第二不連續(xù)n+和p+擴(kuò)散對(duì)可以包括第二間隙。第一間隙可以沿垂直于第一軸的第二軸不對(duì)準(zhǔn)。
可選地,對(duì)于第一不連續(xù)n+和p+擴(kuò)散對(duì)中的每一對(duì),n+擴(kuò)散可以關(guān)于p+擴(kuò)散交錯(cuò)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于賽靈思公司,未經(jīng)賽靈思公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201780057726.0/2.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





