[發明專利]貼合用基板的表面缺陷的評價方法

有效

• 申請號: 201780051581.3
• 申請日: 2017-07-26
• 公開（公告）號: CN109643670B
• 公開（公告）日: 2022-10-11
• 發明（設計）人: 佐藤一彌;橋本浩昌;西澤毅;堀江啟貴
• 申請（專利權）人: 信越半導體株式會社
• 主分類號: H01L21/66
• 分類號: H01L21/66;G01N21/956
• 代理公司: 北京京萬通知識產權代理有限公司 11440
• 代理人: 許天易

本發明為一種貼合用基板的表面缺陷的評價方法，包含以下步驟：準備經鏡面加工的單晶硅基板；檢查經鏡面加工的單晶硅基板的表面缺陷；于進行過單晶硅基板的缺陷檢查的表面堆積多晶硅層；對經堆積有多晶硅層的單晶硅基板進行鏡面倒角；研磨多晶硅層的表面；檢查經研磨的多晶硅層的表面缺陷；以及比較檢查單晶硅基板的表面缺陷的步驟中與檢查多晶硅層的表面缺陷的步驟中所檢測出的缺陷的坐標，以有無于同一位置的缺陷，對具有多晶硅層的單晶硅基板進行作為貼合用基板的良莠判定。

技術領域

本發明涉及貼合用基板的表面缺陷的評價方法。

背景技術

在先端的高頻裝置取向的貼合式SOI晶圓制程中，作為貼合用基板，會使用于表層形成有多晶硅層的硅基板作為基底晶圓。準備此基底晶圓與其他接合晶圓而將兩者貼合后，通過將接合晶圓薄膜化，制作貼合式SOI晶圓。

專利文獻1及專利文獻2兩者皆記載有以多晶硅層為載子捕陷層[又稱富陷阱(Trap-Rich)層]的高頻裝置取向的貼合式SOI晶圓的制造方法。記載于專利文獻1及專利文獻2中的貼合式SOI晶圓的制造方法的步驟流程顯示于圖6。如圖6所示，這些貼合式SOI晶圓的制造方法記載，于基底晶圓堆積多晶硅層(S23)后，研磨該多晶硅層的表面(S24)，與接合晶圓貼合(S31)。再者，如此被制造出的貼合式SOI晶圓的剖面的一范例顯示于圖7。于圖7所示的貼合式SOI晶圓1，于基底晶圓11上，依序形成多晶硅層12、埋入式氧化膜層(BOX層)16、以及SOI層15。

[現有技術文獻]

[專利文獻]

[專利文獻1]日本特開2015－211074號公報

[專利文獻2]日本特開2015－211061號公報

發明內容

[發明所欲解決的問題]

作為貼合式SOI晶圓的主要的不良項目，可列舉被稱作孔洞缺陷的局部未粘接的區域，而冀望能予以改善。在貼合式基板的制造步驟中，已知凹坑缺陷是導致貼合式SOI晶圓的孔洞缺陷的原因之一。因此，一直以來都被要求要降低凹坑缺陷發生率、以及以高靈敏度檢測出凹坑而防止其導生至貼合步驟。

作為現在的表面缺陷的檢測方法，通過以光散射法及差分干涉法作為檢測原理的缺陷檢測裝置做檢測。在貼合式晶圓的制造過程中，對于以這些缺陷檢測裝置所檢測出的表面缺陷，一直以來皆是透過設定大小與個數的規格，來防止其向貼合步驟的流出。雖然能通過降低個數的規格上限，而降低貼合步驟中的孔洞發生率，但同時地卻會發生令貼合用基板的制造良率惡化的問題。此時，若能有效率地只檢測出成為孔洞的原因的缺陷，就能避免貼合用基板的制造良率的無用的損失，并且減少貼合后的孔洞發生率。由于這樣的背景，人們一直追求一種表面缺陷的評價方法，于貼合用基板的制造步驟中，以高靈敏度只檢測出成為孔洞的原因的缺陷。

鑒于上述問題點，本發明的目的在于提供貼合用基板的表面缺陷的評價方法，透過以高靈敏度檢測出成為貼合式SOI晶圓中孔洞缺陷的原因的貼合式基板的表面缺陷，合理地避免制造良率的低下，而得以降低貼合后的孔洞缺陷發生率。

〔解決問題的技術手段〕

為了達成上述目的，本發明提供一種貼合用基板的表面缺陷的評價方法，包含以下步驟：

準備經鏡面加工的單晶硅基板；

檢查經鏡面加工的該單晶硅基板的表面缺陷；

于進行過該單晶硅基板的缺陷檢查的表面堆積多晶硅層；

對經堆積有多晶硅層的該單晶硅基板進行鏡面倒角；

研磨該多晶硅層的表面；

檢查經研磨的該多晶硅層的表面缺陷；以及