[發(fā)明專利]補償電路元件中的沉積不均勻性

有效

• 申請?zhí)枺?/td>: 201780051576.2
• 申請日: 2017-12-01
• 公開（公告）號: CN109844637B
• 公開（公告）日: 2022-09-09
• 發(fā)明（設計）人: B.J.伯克特;R.巴倫德斯
• 申請（專利權）人: 谷歌有限責任公司
• 主分類號: G03F7/20
• 分類號: G03F7/20
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邵亞麗

一種制造諸如量子計算電路元件的電路元件的方法，包括：獲得包括表征一個或多個掩模特征的掩模信息的光刻掩模寫入文件；獲得均勻性函數，該均勻性函數被配置為修改該掩模信息以補償不均勻的沉積過程；將均勻性函數應用于光刻掩模寫入以獲得修改的光刻掩模寫入文件；和按照修改的光刻掩模寫入文件的指示執(zhí)行光刻。

相關申請的交叉引用

本申請是2016年12月30日提交的美國臨時申請No.62/440,566的非臨時申請并要求其優(yōu)先權，其全部內容通過引用合并于此。

技術領域

本公開涉及補償諸如量子計算電路元件的電路元件中的沉積不均勻性。

背景技術

量子計算是一種相對新的計算方法，它利用量子效應，例如基本狀態(tài)的疊加和糾纏，以比傳統的數字計算機更有效地執(zhí)行某些計算。與以比特(例如，“1”或“0”)的形式存儲和操作信息的數字計算機相比，量子計算系統可以使用量子比特來操作信息。量子比特可以指能夠疊加多個狀態(tài)(例如，“0”和“1”狀態(tài)中的數據)的量子設備和/或指在多個狀態(tài)中數據本身的疊加。根據常規(guī)術語，在量子系統中的“0”和“1”狀態(tài)的疊加可以被表示為，例如，α│0+β│1。數字計算機的“0”和“1”狀態(tài)分別類似于量子比特的│0和│1基礎狀態(tài)。值│α│²表示量子比特處于│0狀態(tài)的概率，而值│β│²表示量子比特處于│1基礎狀態(tài)的概率。

發(fā)明內容

通常，在一個方面，本公開的主題可以被實施在制造電路元件的方法中，該方法包括：獲得包括表征一個或多個掩模特征的掩模信息的光刻掩模寫入文件；獲得均勻性函數，該均勻性函數被配置為修改該掩模信息以補償不均勻沉積過程；將均勻性函數應用于光刻掩模寫入以獲得修改的光刻掩模寫入文件；和按照修改的光刻掩模寫入文件的指示執(zhí)行光刻。

在一些實施方式中，均勻性函數包括將一個或多個沉積參量的集合映射到不均勻沉積過程的一個或多個幾何參數。均勻性函數包括(a)徑向分布函數和(b)線性梯度函數中的至少一個。

在一些實施方式中，獲得均勻性函數可以包括將來自不均勻沉積過程的沉積數據(例如，至少一個沉積結的電阻分布)映射到一個或多個沉積參量的集合。該一個或多個沉積參量的集合可以包括：沉積角度、沉積材料、沉積旋轉、源-至-基板距離、頂層抗蝕劑厚度、和沉積束分布中的至少一個。

在一些實施方式中，光刻掩模寫入文件包括用于定義掩模中的圖案的幾何和曝光時間指令。應用均勻性函數來修改光刻掩模寫入文件可以包括修改在光刻掩模寫入文件中指定的幾何特征和停留時間指令的集合。按照修改的光刻掩模寫入文件的指示執(zhí)行光刻可以包括在掩模上執(zhí)行光刻。

在一些實施方式中，電路元件是量子電路元件，包括例如約瑟夫森結。

在一些實施方式中，由數據處理裝置獲得均勻性函數。數據處理裝置可以將均勻性函數應用于光刻掩模寫入文件，以獲得修改的光刻掩模寫入文件。

在一些實施方式中，用于制造電路元件的方法包括：將抗蝕劑層沉積到基板上，其中按照所述修改的光刻掩模寫入文件的指示，包括按照所述修改的光刻寫入文件的指示在抗蝕劑層上執(zhí)行光刻以制造第一抗蝕劑掩模。可以顯影第一抗蝕劑掩模并且以第一沉積角度進行通過第一抗蝕劑掩模的層的第一沉積。可以對第一沉積層進行表面氧化并且可以以第二沉積角度進行通過第一抗蝕劑掩模的第二沉積。然后可以處理第一抗蝕劑掩模和沉積層以剝離第一抗蝕劑掩模和多余的沉積材料以形成電路元件。