[發(fā)明專利]使用雙側(cè)硅化的襯底觸點

在審

• 申請?zhí)枺?/td>: 201780051404.5
• 申請日: 2017-07-18
• 公開（公告）號: CN109690756A
• 公開（公告）日: 2019-04-26
• 發(fā)明（設(shè)計）人: P·W·樓;S·格科特佩里
• 申請（專利權(quán)）人: 高通股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/48
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 王茂華;呂世磊

一種集成電路器件可以包括耦合到前側(cè)金屬化層的前側(cè)觸點。集成電路器件可以進一步包括耦合到背側(cè)金屬化層的背側(cè)觸點。前側(cè)觸點可以直接耦合到背側(cè)觸點。

技術(shù)領(lǐng)域

本公開總體涉及集成電路(IC)。更具體地，本公開涉及雙側(cè)硅化觸點。

背景技術(shù)

絕緣體上硅(SOI)技術(shù)用分層的硅-絕緣體-硅襯底代替常規(guī)的硅襯底，以減小寄生器件電容并且改善性能。基于絕緣體上硅(SOI)的器件不同于常規(guī)的硅構(gòu)建器件，因為硅結(jié)位于電絕緣體(通常是掩埋氧化物(BOX)層)上方。然而，厚度減小的掩埋氧化物(BOX)層可能不足以減小由硅層上的有源器件和支撐掩埋氧化物(BOX)層的襯底的接近引起的寄生電容。

常規(guī)的互補金屬氧化物半導(dǎo)體(CMOS)技術(shù)以前道工序(FEOL)開始，其中執(zhí)行第一組工藝步驟用于在襯底(例如，絕緣體上硅(SOI)襯底)上制造有源器件(例如，負(fù)的MOS(NMOS)或者正的MOS(PMOS)晶體管)。接下來執(zhí)行中間工序(MOL)，中間工序是使用中間工序觸點將有源器件連接到后道工序(BEOL)互連件(例如，M1、M2、M3、M4等)的一組工藝步驟。遺憾的是，寄生電容可能由于后道工序互連件和/或中間工序觸點與晶體管柵極的接近而產(chǎn)生。

特別地，寄生電容是由柵極和相鄰的源極/漏極中間工序觸點之間的顯著的電容耦合以及柵極和相鄰的后道工序互連件之間的電容耦合引起的。CMOS半導(dǎo)體工藝也使用襯底觸點。襯底觸點和相鄰的后道工序互連件的接近引起額外的電容耦合。這種額外的電容產(chǎn)生不利影響，例如電路延遲和電路損耗。

發(fā)明內(nèi)容

集成電路器件可以包括耦合到前側(cè)金屬化層的前側(cè)觸點。集成電路器件可以進一步包括耦合到背側(cè)金屬化層的背側(cè)觸點。前側(cè)觸點可以直接耦合到背側(cè)觸點。

構(gòu)造集成電路的方法可以包括在犧牲性襯底上制造由隔離層支撐的器件。該方法可以進一步包括在隔離層上沉積前側(cè)接觸層。前側(cè)金屬化層可以被制造在器件上的前側(cè)電介質(zhì)層中并且被耦合到前側(cè)接觸層。處理襯底(handle substrate)可以被接合到器件上的前側(cè)電介質(zhì)層。犧牲性襯底可以被移除。背側(cè)接觸層可以沉積在器件的半導(dǎo)體層上，使得背側(cè)接觸層可以與前側(cè)接觸層接觸。另外，可以在支撐隔離層的背側(cè)電介質(zhì)層中制造背側(cè)金屬化層。背側(cè)金屬化層可以與前側(cè)金屬化層遠(yuǎn)離地被耦合到背側(cè)接觸層。

集成電路可以包括耦合到前側(cè)金屬化層的前側(cè)觸點。集成電路可以進一步包括用于將背側(cè)金屬化層直接耦合到前側(cè)觸點的第一部件。

這已經(jīng)相當(dāng)廣泛地概述了本公開的特征和技術(shù)優(yōu)點，以便可以更好地理解隨后的詳細(xì)描述。下面將描述本公開的附加特征和優(yōu)點。本領(lǐng)域技術(shù)人員應(yīng)該理解，本公開可以被容易地用作修改或設(shè)計用于實現(xiàn)本公開的相同目的的其它結(jié)構(gòu)的基礎(chǔ)。本領(lǐng)域技術(shù)人員還應(yīng)該意識到，這種等效構(gòu)造不脫離所附權(quán)利要求中闡述的本公開的教導(dǎo)。當(dāng)結(jié)合附圖考慮時，從以下描述將更好地理解，關(guān)于其組織和操作方法連同進一步的目的和優(yōu)點，這些新穎的特征被認(rèn)為是本公開的特征。然而，應(yīng)該清楚地理解，每個附圖被提供僅用于說明和描述的目的，并不旨在作為本公開的限制的定義。

附圖說明

為了更完整地理解本公開，現(xiàn)在參考結(jié)合附圖進行的以下描述。

圖1A是根據(jù)本公開的一個方面的采用雙工器的射頻(RF)前端(RFFE)模塊的示意圖。

圖1B是根據(jù)本公開的多個方面的采用用于芯片組的雙工器以提供載波聚合的射頻(RF)前端(RFFE)模塊的示意圖。

圖2A是根據(jù)本公開的一個方面的雙工器設(shè)計的圖。

圖2B是根據(jù)本公開的一個方面的射頻(RF)前端模塊的圖。

圖3A至圖3E示出了根據(jù)本公開的多個方面的層轉(zhuǎn)移工藝期間的集成射頻(RF)電路結(jié)構(gòu)的截面圖。