[發明專利]低時鐘電源電壓可中斷定序電路

在審

• 申請號: 201780048490.4
• 申請日: 2017-07-13
• 公開（公告）號: CN109565270A
• 公開（公告）日: 2019-04-02
• 發明（設計）人: A·阿加瓦爾;S·K·徐;R·K·克里希納穆希
• 申請（專利權）人: 英特爾公司
• 主分類號: H03K3/3562
• 分類號: H03K3/3562;H03K3/037
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 黃嵩泉;錢慰民

提供一種設備，該設備包括：時鐘反相器，該時鐘反相器具有耦合到時鐘節點的輸入，該時鐘反相器具有輸出，其中該時鐘反相器具有耦合到第一電源的N阱；以及多個定序邏輯，該多個定序邏輯耦合到時鐘反相器的輸出并且還耦合到時鐘節點，其中多個定序邏輯的至少一個定序邏輯具有耦合到第二電源的N阱，其中，第二電源具有比第一電源的電壓電平低的電壓電平。

優先權聲明

本申請要求2016年9月8日提交的名稱為“Low CLOCK SUPPLY VOLTAGEINTERRUPTIBLE SEQUENTIAL(低時鐘電源電壓可中斷定序電路)”的第15/260,180號美國專利申請的優先權，并且所述美國專利申請通過引用以其全文結合。

背景技術

由于以下要求，用于現代微處理器、DSP(數字信號處理器)、可穿戴設備中的SoC(片上系統)、IoT(物聯網)、智能電話、平板電腦、膝上型電腦和服務器等的面積高效設計，正越來越成為關鍵因素：降低硅成本，減少PCB(印刷電路板)占用面積，加快上市時間(TTM)，以及更慢的工藝技術節點的縮放節奏。在滿足嚴格的頻率和/或性能目標以及功率/泄漏預算的同時，都需要滿足這些要求。

數字系統中的功率耗散的主要組成部分是由于電路節點的負載電容的充電和放電，也稱為動態功率。當今的時鐘同步系統中—智能手機、平板電腦、筆記本電腦和服務器中的微處理器、DSP和SoC，總功耗的很大一部分(例如，大于30％)在時鐘網格和最終定序負載中。

附圖說明

通過以下給出的詳細描述及通過本公開的各實施例的附圖將更全面地理解本公開的實施例，然而，不應當將其認為是將本公開限于特定實施例，而是僅用于解釋和理解。

圖1示出了傳輸門受保護的輸入鎖存器和主從觸發器(FF)。

圖2示出了寄存器堆高相位鎖存器。

圖3示出了根據本公開的一些實施例的低時鐘電源電壓可中斷高相位鎖存器。

圖4示出了根據本公開的一些實施例的低時鐘電源電壓可中斷主從高相位FF。

圖5示出了根據本公開的一些實施例的具有在低電源上操作的共享鎖定時鐘反相器的矢量可中斷FF。

圖6示出了根據本公開的一些實施例的共同的N阱可中斷FF。

圖7示出了根據本公開的一些實施例的低時鐘電源電壓共享管理器(shared-keeper)主可中斷FF和共享管理器(shared-keeper)和腳部從可中斷FF。

圖8示出了根據一些實施例的具有低時鐘電源電壓可中斷FF或鎖存器的智能設備或計算機系統或SoC(片上系統)。

具體實施方式

在時鐘同步系統中，大百分比的總功耗在時鐘樹網格和最終定序負載中。設計低功耗的定序單元提高了這些時鐘同步系統的功率效率。在這種系統中，另一個降低功率并提高功率效率的旋鈕是降低電源電壓并且縮小頻率。在工藝差異的情況下，芯片的電壓縮放可能受到最低工作電壓(VMIN)的約束。這里，術語“VMIN”通常是指最低操作電源電壓，低于該電壓，定序或存儲器可能丟失其存儲的數據。術語“VMIN”還可以指最低操作電源電壓，低于該電壓，由于保持、設置或保持故障，定序或存儲器可能無法反映正確的數據。VMIN的限制中的一者是在較低電壓下的定序保持時間退化導致頻率無關的功能故障。由于大多數定序單元具有非常低的數據活動(例如，5％至10％)，因此時鐘功率支配整個定序動態功率。