[發明專利]低時鐘電源電壓可中斷定序電路

在審

• 申請號: 201780048490.4
• 申請日: 2017-07-13
• 公開（公告）號: CN109565270A
• 公開（公告）日: 2019-04-02
• 發明（設計）人: A·阿加瓦爾;S·K·徐;R·K·克里希納穆希
• 申請（專利權）人: 英特爾公司
• 主分類號: H03K3/3562
• 分類號: H03K3/3562;H03K3/037
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 黃嵩泉;錢慰民

1.一種設備，包括：

時鐘節點，所述時鐘節點用于提供使用第一電源生成的時鐘信號；

數據節點，所述數據節點用于提供使用第二電源生成的數據信號，其中所述第一電源具有比所述第二電源的電壓電平低的電壓電平；

數據反相器，所述數據反相器耦合到所述數據節點；

第一反相器，所述第一反相器具有第一時鐘可中斷p型設備和第一數據輸入p型設備，所述第一時鐘可中斷p型設備耦合到所述時鐘節點，所述第一數據輸入p型設備耦合到所述數據節點；以及

第二反相器，所述第二反相器具有耦合到所述第一反相器的輸入的輸出，以及耦合到所述第一反相器的輸出的輸入，其中所述第二反相器包括第二時鐘可中斷p型設備和第二數據輸入p型設備，所述第二時鐘可中斷p型設備耦合到所述時鐘節點，所述第二數據輸入p型設備耦合到所述數據反相器。

2.如權利要求1所述的設備，其特征在于，所述第一時鐘可中斷p型設備與所述第一反相器的第一p型設備串聯耦合。

3.如權利要求1所述的設備，包括：

第二p型設備，所述第二p型設備并聯耦合到所述第一時鐘可中斷p型設備，其中所述第二p型設備具有耦合到所述數據節點的柵極端子；以及

第一時鐘啟用n型設備，所述第一時鐘啟用n型設備與所述第一時鐘可中斷p型設備和所述第二p型設備串聯耦合，其中所述第一時鐘啟用n型設備具有耦合到所述時鐘節點的柵極端子。

4.如權利要求3所述的設備，其特征在于，所述第一反相器包括與所述第一時鐘可中斷p型設備串聯耦合的第三n型設備，其中所述第三n型設備的柵極端子耦合到所述第二反相器的輸入。

5.如權利要求1所述的設備，包括：

第一訪問設備，所述第一訪問設備具有耦合到所述數據節點的柵極端子；以及

第二訪問設備，所述第二訪問設備具有耦合到所述數據反相器的輸出的柵極端子。

6.如權利要求1所述的設備，其特征在于，所述第二時鐘可中斷p型設備與所述第二反相器的第一p型設備串聯耦合。

7.如權利要求1所述的設備，包括：

第六p型設備，所述第六p型設備并聯耦合到所述第二時鐘可中斷p型設備，其中所述第六p型設備具有耦合到所述數據反相器的輸出的柵極端子；以及

第二時鐘啟用n型設備，所述第二時鐘啟用n型設備與所述第二時鐘可中斷p型設備和所述第六p型設備串聯耦合，其中所述第二時鐘啟用n型設備具有耦合到所述時鐘節點的柵極端子。

8.如權利要求7所述的設備，其特征在于，所述第二反相器包括與所述第二時鐘可中斷p型設備串聯耦合的第五n型設備，其中所述第五n型設備的柵極端子耦合到所述第一反相器的輸出。

9.如權利要求1所述的設備，包括：輸出反相器，所述輸出反相器具有耦合到所述第一反相器的輸出的輸入。

10.一種設備，包括：

時鐘反相器，所述時鐘反相器具有耦合到所述時鐘節點的輸入，所述時鐘反相器具有輸出，其中所述時鐘反相器具有耦合到第一電源的N阱；以及

多個定序邏輯，所述多個定序邏輯耦合到所述時鐘反相器的所述輸出并且還耦合到所述時鐘節點，其中所述多個定序邏輯的至少一個定序邏輯具有耦合到第二電源的N阱，其中所述第二電源具有比所述第一電源的電壓電平低的電壓電平。

11.如權利要求10所述的設備，其特征在于，所述時鐘反相器的N阱與所述至少一個定序邏輯的N阱分離。

12.如權利要求10所述的設備，其特征在于，所述定序邏輯是鎖存器或觸發器中的一者。

13.如權利要求12所述的設備，其特征在于，所述鎖存器是可中斷的高相位鎖存器。