[發明專利]碳化硅半導體裝置及其制造方法

有效

• 申請號: 201780041004.6
• 申請日: 2017-06-29
• 公開（公告）號: CN109417087B
• 公開（公告）日: 2021-07-23
• 發明（設計）人: 竹內有一;鈴木克己;渡邊行彥
• 申請（專利權）人: 株式會社電裝;豐田自動車株式會社
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/12;H01L29/47;H01L29/78;H01L29/861;H01L29/868;H01L29/872
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 徐殿軍

使相鄰的p型保護環(21)彼此的間隔全部達到p型深層(5)彼此的間隔以下。由此，p型保護環(21)的間隔增大、即溝槽(21a)變稀疏，由此能夠抑制在使外延生長p型層(50)時在保護環部形成得較厚。因此，如果在回蝕時將單元部的p型層(50)去除，則能夠在保護環部不留殘渣地去除p型層(50)。因此，在對p型層(50)進行回蝕來形成p型深層(5)或p型保護環(21)及p型連接層(30)時，能夠抑制p型層(50)的殘渣殘留在保護環部。

對相關申請的交叉引用

本申請以在2016年7月5日提出申請的第2016－133675號日本專利申請為基礎，并且該原專利申請的記載內容通過引用被包含于此。

技術領域

本公開涉及具有深層及保護環層的碳化硅(下面稱為SiC)半導體裝置及其制造方法。

背景技術

以往，作為可以得到較高的擊穿電場強度的功率器件的素材，SiC正受到關注。作為SiC的功率器件，例如已提出了MOSFET或肖特基二極管等(例如參照專利文獻1)。

在SiC的功率器件中具有：單元部，形成有MOSFET或肖特基二極管等功率元件；以及保護環部，包圍單元部的周圍。在單元部和保護環部之間設有用于連接它們之間的連接部。并且，在包括保護環部的外周區域中，通過設為使半導體基板的表面凹陷的凹部，在基板的厚度方向上，形成為單元部及連接部呈島狀突出的臺面部。

現有技術文獻

專利文獻

專利文獻1：日本特開2011－101036號公報

發明內容

發明概要

在按照以上所述在單元部和保護環部之間設置連接部，并且在包括保護環部的外周區域中形成凹部，并設為使單元部及連接部呈島狀突出的臺面部的情況下，確認到將有可能得不到作為功率器件所要求的耐壓。

本發明的目的是，提供一種具有能夠確保耐壓的半導體元件的SiC半導體裝置及其制造方法。

在本發明的一個方面的SiC半導體裝置中，具有第1或者第2導電型的基板、以及形成于基板的表面側且被設為比基板低的雜質濃度的第1導電型的漂移層，在這種結構中，除單元部以外，還形成有包括包圍該單元部的外周的保護環部及位于保護環部和單元部之間的連接部的外周部。在單元部或者在單元部及連接部設有第2導電型層，該第2導電型層被配置于在漂移層形成為條狀的多個線狀的第1溝槽內，由第2導電型的外延膜構成。并且，在單元部具有與第2導電型層電連接的第1電極和形成于基板的背面側的第2電極，在第1電極和第2電極之間設有流過電流的縱型的半導體元件。在保護環部或者在保護環部及連接部設有第2導電型環，該第2導電型環被配置在多個被設為框形狀的線狀的第2溝槽內，由第2導電型的外延膜構成，該第2溝槽從漂移層的表面形成并且包圍單元部。并且，將第2導電型環中位于外周側的至少一部分作為保護環部具有的保護環，相鄰的保護環彼此的間隔越朝向單元部的外周越大，并且相鄰的保護環彼此的間隔中最大的間隔被設為相鄰的深層彼此的間隔以下。

這樣，相鄰的保護環彼此的間隔全部達到第2導電型層彼此的間隔以下。因此，保護環的間隔增大、即溝槽變稀疏，由此能夠抑制在保護環部形成較厚的第2導電型層。因此，如果在回蝕時將單元部的第2導電型層去除，則能夠在保護環部不留殘渣地去除第2導電型層。因此，在對第2導電型層進行回蝕時，能夠抑制第2導電型層的殘渣殘留在保護環部。由此，能夠實現具有可以確保耐壓的半導體元件的SiC半導體裝置。

附圖說明

圖1是示意地表示第1實施方式的SiC半導體裝置的上表面布局的圖。

圖2是沿圖1中的II-II線的剖面圖。

圖3A是表示第1實施方式的SiC半導體裝置的制造工序的剖面圖。