[發明專利]具有輸入/輸出數據速率對齊的存儲器部件

有效

• 申請號: 201780035329.3
• 申請日: 2017-07-07
• 公開（公告）號: CN109313918B
• 公開（公告）日: 2023-04-28
• 發明（設計）人: F·A·韋爾;J·E·林斯塔特;T·帕爾奇
• 申請（專利權）人: 拉姆伯斯公司
• 主分類號: G11C8/00
• 分類號: G11C8/00
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 酆迅

1.一種在存儲器部件內操作的方法，所述方法包括：

在第一時間間隔上，讀取所述存儲器部件的第一核心存儲陣列中的第一數據，所述第一時間間隔由所述核心存儲陣列的數據輸出帶寬所約束；以及

在第二時間間隔上，從所述存儲器部件輸出所述第一數據，所述第二時間間隔比所述第一時間間隔更短、并且與大于所述第一核心存儲陣列的所述數據輸出帶寬的數據傳輸帶寬相對應，

其中在所述第二時間間隔上從所述存儲器部件輸出所述第一數據包括：在第一存儲元件中存儲從所述第一核心存儲陣列中讀取的所述第一數據的第一部分，以及在第二存儲元件中存儲從所述第一核心存儲陣列中讀取的所述第一數據的第二部分，以及延遲所述第一數據的所述第一部分的輸出、直至所述第一數據的所述第二部分至少部分地被存儲在所述第二存儲元件內，其中所述第一存儲元件和所述第二存儲元件被包括在先進先出(FIFO)緩沖器中；

其中在所述第一存儲元件和所述第二存儲元件內存儲讀取的所述第一數據的所述第一部分和所述第二部分包括：在所述FIFO緩沖器的第一存儲元件中存儲所述第一部分，推進指示在所述FIFO緩沖器內的可用存儲元件的加載指針以指向所述第二存儲元件，以及根據所述加載指針而在所述FIFO緩沖器的第二存儲元件中存儲所述第二部分；

其中在所述第二時間間隔上從所述存儲器部件輸出所述第一數據包括：維持指示將從所述FIFO緩沖器輸出的數據的讀取指針，以及當從所述存儲器部件輸出來自所述FIFO緩沖器內的存儲元件的數據時來推進所述讀取指針。

2.根據權利要求1所述的方法，進一步包括：在所述存儲器部件內接收一個或多個列讀取命令，以及其中讀取所述第一核心存儲陣列中的所述第一數據包括：響應于所述一個或多個列讀取命令，從所述第一核心存儲陣列讀取數據的列。

3.根據權利要求1所述的方法，進一步包括：

在第三時間間隔上，讀取所述存儲器部件的第二核心存儲陣列中的第二數據，所述第三時間間隔的持續時間等于所述第一時間間隔的持續時間、并且所述第三時間間隔在時間上與所述第一時間間隔重疊；以及

在第四時間間隔上，從所述存儲器部件輸出所述第二數據，所述第四時間間隔的持續時間等于所述第二時間間隔的持續時間、并且所述第四時間間隔緊接在所述第二時間間隔之后。

4.根據權利要求3所述的方法，其中從所述存儲器部件輸出所述第一數據以及從所述存儲器部件輸出所述第二數據包括：經由同步信令接口、以與所述同步信令接口的最大數據傳輸帶寬匹配的數據速率，來將所述第一數據和所述第二數據輸出至在所述存儲器部件外部的信令鏈路。

5.根據權利要求3所述的方法，其中讀取所述第一核心存儲陣列中的所述第一數據以及讀取所述第二核心存儲陣列中的所述第二數據包括：從集成電路存儲器管芯的相應存儲組中讀取所述第一數據和所述第二數據。

6.根據權利要求3所述的方法，其中讀取所述第一核心存儲陣列中的所述第一數據以及讀取所述第二核心存儲陣列中的所述第二數據包括：從在所述存儲器部件內的相應集成電路存儲器管芯中讀取所述第一數據和所述第二數據。

7.根據權利要求3所述的方法，其中讀取所述第一核心存儲陣列中的所述第一數據包括：執行第一行激活操作以將數據的第一行傳輸至所述第一核心存儲陣列的感測放大器組，以及執行第一列讀取操作以讀取在所述第一核心存儲陣列的所述感測放大器組內的所述數據的第一行中的數據，以及其中讀取所述第二核心存儲陣列中的所述第二數據包括：執行第二行激活操作以將數據的第二行傳輸至所述第二核心存儲陣列的感測放大器組，以及執行第二列讀取操作以讀取在所述第二核心存儲陣列的所述感測放大器組內的所述數據的第二行中的數據，其中所述第一行和所述第二行的操作在不同時間開始并且在時間上重疊。