[發明專利]用于串擾減少的電容性結構

有效

• 申請號: 201780033711.0
• 申請日: 2017-06-02
• 公開（公告）號: CN109478173B
• 公開（公告）日: 2023-07-18
• 發明（設計）人: 張志超;X·李;K·艾京;錢治國;T·梅米奧格魯
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 林金朝;王英

1.一種用于串擾減少的裝置，包括：

雙列直插式存儲器模塊(DIMM)，包括：

存儲器模塊集成電路(IC)；

雙列直插式存儲器模塊印刷電路板(PCB)；

多個雙列直插式存儲器模塊印刷電路板觸點；以及

電容性結構，所述電容性結構在第一雙列直插式存儲器模塊連接器信號引腳和第二雙列直插式存儲器模塊連接器信號引腳之間提供互電容；其中：

所述多個雙列直插式存儲器模塊印刷電路板觸點包括耦合到所述第一雙列直插式存儲器模塊連接器信號引腳的第一雙列直插式存儲器模塊印刷電路板觸點、耦合到地的第二雙列直插式存儲器模塊印刷電路板觸點和耦合到第二雙列直插式存儲器模塊連接器信號引腳的第三雙列直插式存儲器模塊印刷電路板觸點，

所述第二雙列直插式存儲器模塊印刷電路板觸點在所述第一雙列直插式存儲器模塊印刷電路板觸點和所述第三雙列直插式存儲器模塊印刷電路板觸點之間，

所述電容性結構包括耦合到所述第一雙列直插式存儲器模塊印刷電路板觸點的過孔、耦合到所述過孔的跡線、以及耦合到所述跡線的板，所述板相對于所述第三雙列直插式存儲器模塊印刷電路板觸點定位，并通過電介質材料與所述第三雙列直插式存儲器模塊印刷電路板觸點分離，其中，所述跡線跨越所述第二雙列直插式存儲器模塊印刷電路板觸點，并且

所述跡線和所述板中的至少一者包括在所述雙列直插式存儲器模塊印刷電路板的未電耦合到所述第二雙列直插式存儲器模塊印刷電路板觸點的層中。

2.根據權利要求1所述的裝置，其中，

所述板、所述第二雙列直插式存儲器模塊印刷電路板觸點的至少一部分和所述電介質材料對應于互電容器；并且

所述雙列直插式存儲器模塊印刷電路板的未電耦合到所述第二雙列直插式存儲器模塊印刷電路板觸點的所述層是所述雙列直插式存儲器模塊印刷電路板的接地平面凹槽。

3.根據權利要求1所述的裝置，其中，所述板具有面積A，并且與所述第三雙列直插式存儲器模塊印刷電路板觸點分開距離d。

4.根據權利要求3所述的裝置，其中，選擇所述面積A以在所述第一雙列直插式存儲器模塊印刷電路板觸點和所述第三雙列直插式存儲器模塊印刷電路板觸點之間實現目標互電容，所述目標互電容用以減少至少一個雙列直插式存儲器模塊連接器信號引腳產生的遠端串擾。

5.根據權利要求1所述的裝置，其中，所述雙列直插式存儲器模塊印刷電路板包括多個電容性結構，以在所述第一雙列直插式存儲器模塊連接器信號引腳和多個其他雙列直插式存儲器模塊連接器信號引腳之間提供多個互電容。

6.根據權利要求1所述的裝置，其中，所述雙列直插式存儲器模塊印刷電路板的未電耦合到所述第二雙列直插式存儲器模塊印刷電路板觸點的所述層是所述雙列直插式存儲器模塊印刷電路板的接地平面凹槽。

7.根據權利要求4所述的裝置，其中，所述目標互電容在1皮法(pF)的量級上。

8.根據權利要求1所述的裝置，還包括：

處理器；以及

雙列直插式存儲器模塊連接器。

9.根據權利要求8所述的裝置，其中：

所述板、所述第二雙列直插式存儲器模塊印刷電路板觸點的至少一部分和所述電介質材料對應于互電容器；并且

所述雙列直插式存儲器模塊印刷電路板的未電耦合到所述第二雙列直插式存儲器模塊印刷電路板觸點的所述層是所述雙列直插式存儲器模塊印刷電路板的接地平面凹槽。

10.根據權利要求8所述的裝置，其中，所述板具有面積A，并且與所述第三雙列直插式存儲器模塊印刷電路板觸點分開距離d。