[發(fā)明專利]貼合式SOI晶圓的制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201780032865.8
• 申請(qǐng)日: 2017-04-25
• 公開（公告）號(hào): CN109314040B
• 公開（公告）日: 2022-11-25
• 發(fā)明（設(shè)計(jì)）人: 小林徳弘;阿賀浩司
• 申請(qǐng)（專利權(quán)）人: 信越半導(dǎo)體株式會(huì)社
• 主分類號(hào): H01L21/02
• 分類號(hào): H01L21/02;H01L27/12
• 代理公司: 北京京萬通知識(shí)產(chǎn)權(quán)代理有限公司 11440
• 代理人: 許天易

公開了一種通過彼此貼合其間具有絕緣膜的接合晶圓和基底晶圓而制造貼合式SOI晶圓的方法，所述接合晶圓和基底晶圓每個(gè)由單晶硅制成。所述方法包括：在基底晶圓貼合面?zhèn)榷逊e多晶硅層的步驟；研磨多晶硅層表面而得到研磨面的步驟；在研磨面形成熱氧化膜的步驟；在接合晶圓貼合面形成絕緣膜的步驟；通過彼此粘合絕緣膜及熱氧化膜而彼此貼合接合晶圓及基底晶圓的貼合步驟；薄膜化經(jīng)貼合的接合晶圓而將SOI層形成薄膜的步驟，其中用電阻率100Ω·cm或以上的單晶硅晶圓作為基底晶圓，形成于研磨面的熱氧化膜厚度為15nm或以上，形成于研磨面的熱氧化膜表面的RMS為0.6nm或以下，貼合步驟后進(jìn)行的熱處理的最高處理溫度為1150℃以下。從而，提供了貼合式SOI晶圓的制造方法，其中通過抑制來自貼合交界面的硼污染的影響，抑制高電阻基板的電阻率降低。

技術(shù)領(lǐng)域

本發(fā)明涉及貼合式SOI晶圓的制造方法。

背景技術(shù)

作為RF(Radio Frequency，高頻)裝置對(duì)應(yīng)的SOI晶圓，以使基底晶圓的電阻率為高電阻化而予以進(jìn)行應(yīng)對(duì)。然而，為了對(duì)應(yīng)更進(jìn)一步的高速化，對(duì)應(yīng)更高的頻率成為必要，僅通過已知的高電阻晶圓的使用則變得無法應(yīng)對(duì)。

于此，作為對(duì)策，提案有：于SOI晶圓的埋置氧化膜層(BOX層)的緊接下方處，加上具有可使生成的載體消滅的效果的層(載體陷阱層)，因此有必要于基底晶圓上形成用于使在高電阻晶圓中生成的載體再結(jié)合的高電阻的多晶硅層。

專利文獻(xiàn)1記載：于BOX層與基底晶圓的交界面，形成有作為載體陷阱層的多晶硅層或非晶質(zhì)硅層。另一方面，于專利文獻(xiàn)2也記載：于BOX層與基底晶圓的交界面，形成有作為載體陷阱層的多晶硅層，更進(jìn)一步，為了防止多晶硅層的再結(jié)晶化，限制了多晶硅層形成后的熱處理溫度。

再者，專利文獻(xiàn)3記載：為了制作對(duì)應(yīng)RF裝置的SOI晶圓，于比500Ω·cm更大的高電阻率的硅基板上，以0.5～10nm的厚度形成與自然氧化物層相異的介電材料層后，形成多晶硅層。

另一方面，專利文獻(xiàn)4記載：于基底晶圓的貼合面之側(cè)形成多晶硅層或非晶質(zhì)硅層，更進(jìn)一步記載：作為基底晶圓，使用電阻率為100Ω·cm以上，并且形成多晶硅層的表面的表面粗糙度為2nm以上者。

再者，專利文獻(xiàn)5記載：于電阻率為100Ω·cm以上的基底晶圓的貼合面之側(cè)形成多晶硅層或非晶質(zhì)硅層的步驟之前，于基底晶圓的貼合面之側(cè)形成熱氮化膜。

[現(xiàn)有技術(shù)文獻(xiàn)]

[專利文獻(xiàn)]

[專利文獻(xiàn)1]日本日本特表2007-507093號(hào)公報(bào)

[專利文獻(xiàn)2]日本特表2013-513234號(hào)公報(bào)

[專利文獻(xiàn)3]日本特表2014-509087號(hào)公報(bào)

[專利文獻(xiàn)4]日本特開2015-60887號(hào)公報(bào)

[專利文獻(xiàn)5]日本特開2015-228432號(hào)公報(bào)

[發(fā)明所欲解決的問題]

發(fā)明內(nèi)容

如同以上，需要有為了使發(fā)生于SOI晶圓的BOX層緊接下方(即基底晶圓)處的載體為再結(jié)合的載體陷阱層。

將多晶硅層作為載體陷阱層的情況，于基底晶圓成長硅層且研磨，與表面形成有絕緣膜的接合晶圓在室溫下貼合后，將接合晶圓薄膜化而成為SOI晶圓，但是在以室溫貼合后的SOI晶圓的制造步驟之中，進(jìn)行例如用于提高貼合交界面的結(jié)合強(qiáng)度的結(jié)合熱處理、用于平坦化薄膜化后的SOI層的表面的平坦化熱處理、及用于調(diào)整SOI層的膜厚度的犧牲氧化熱處理等的熱處理。

此時(shí)，于在室溫下的貼合步驟之前存在于無塵室的環(huán)境引起的硼會(huì)附著于晶圓，而在貼合步驟之中被封入晶圓的結(jié)合面。該硼會(huì)在之后的SOI晶圓制造步驟中的熱處理中使載體陷阱層擴(kuò)散，使作為高電阻基板的基底晶圓的電阻率降低。