[發明專利]使用多級DDR系統中的基于業務的自刷新來進行周期性ZQ校準

有效

• 申請號: 201780030333.0
• 申請日: 2017-05-12
• 公開（公告）號: CN109155139B
• 公開（公告）日: 2022-06-24
• 發明（設計）人: 王力永
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C29/02;G11C29/12;G11C11/406;G11C11/4093;G11C29/50;G06F13/16;H04L25/02;G11C29/44
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

根據各種方面，一種存儲器控制器可調度ZQ命令來周期性地校準多級存儲器中的個別存儲器級。所述存儲器控制器可在每一ZQ間隔調度ZQ短命令，且記錄所述ZQ短命令在所述ZQ間隔相對于處于自刷新模式的存儲器級未命中。在所述未命中的ZQ短命令達到第一閾值之后，可在所述下一ZQ間隔調度ZQ長命令，且假如所述存儲器級退出所述自刷新模式且執行所述ZQ長命令，那么正常ZQ行為可恢復。然而，如果所述存儲器級保持在所述自刷新模式，直到未命中的ZQ長命令達到第二閾值為止，那么一旦所述存儲器級退出所述自刷新模式，所述存儲器控制器就可觸發ZQ長命令，且在恢復正常ZQ行為之前跳過下一ZQ校準。

相關申請案的交叉參考

本申請案主張2016年5月31申請的標題為“使用多級DDR系統中的基于業務的自刷新來進行周期性ZQ校準(PERIODIC ZQ CALIBRATION WITH TRAFFIC-BASED SELF-REFRESHIN A MULTI-RANK DDR SYSTEM)”的第62/343,769號的美國臨時專利申請案的權益，其內容特此以全文引用的方式明確地并入本文中。

技術領域

本公開大體上涉及存儲器系統，且明確地說，涉及管理操作來周期性地校準支持基于業務的自刷新模式的多級存儲器系統。

背景技術

在雙數據速率(DDR)動態隨機存取存儲器(DRAM)技術中，使用ZQ校準命令來周期性地校準DRAM驅動強度和終止值。舉例來說，存儲器控制器可通常發出ZQ校準命令來補償與DRAM相關聯的輸入/輸出(I/O)驅動器中的任何系統電壓和溫度(VT)變化。用以校準DRAM的一個ZQ校準命令被稱作ZQ“長”命令，其通常在加電初始化期間和復位條件期間使用。另外，另一ZQ校準命令被稱作ZQ“短”命令，其趨向于用以跟蹤正常操作期間的電壓和溫度的微小變化，且在閑置時周期性地校準DRAM，以維持整個電壓和溫度范圍內的線性輸出驅動器和終止阻抗。ZQ短命令花費一百個二十八(128)個DRAM時鐘循環來完成，而ZQ長命令花費較長的時間來完成，通常五百十二(512)個DRAM時鐘循環。然而，相對于上一次ZQ校準運行，ZQ長命令可補償較大的電壓和溫度偏差。

DDR DRAM還支持各種低電力模式，包含自刷新模式，其中DRAM可發出內部刷新來保留存儲在其中的數據。因為自刷新模式具有低功耗(例如相對于自動刷新，其中存儲器控制器預充電且接著刷新所有打開的行)，DRAM可經配置以自動進入自刷新模式，以在不存在存儲器業務時節約電力。因為DRAM自刷新模式可取決于是否存在存儲器業務，所以自刷新模式還可被稱作基于業務的自刷新。然而，當初與自刷新模式時，DRAM無法服務ZQ校準命令。因此，一個挑戰是操控周期性ZQ校準與基于業務的自刷新模式之間的交互，因為可能不需要在自刷新期間校準DRAM，因為不存在業務。然而，在一個存儲器級在自刷新模式下花費大量時間，以為所述存儲器級不接收任何業務的情況下，當所述存儲器級保持在自刷新模式下時，較大的電壓和溫度變化可累積。在此些情況下，存儲器存取時序可惡化，且在任何業務可恢復之前，ZQ校準可為必需的。此外，管理ZQ校準的另一問題是在DDR信道中的所有雙列直插式存儲器模塊(DIMM)之間共享的數據輸入/輸出(DQ)總線在ZQ校準期間需要穩定。因此，ZQ校準可停止整個存儲器信道，阻止業務到所有的級，借此ZQ校準將貢獻的性能影響可隨著存儲器系統中的更多級而增加。舉例來說，在例如具有兩(2)個DIMM的信道的多級系統中，每一級可基于傳入存儲器業務獨立進入和退出自刷新模式。在此類多級系統中，必須將周期性ZQ校準發出到每一級，從而增加每一級中相對于周期性ZQ命令如何與自刷新模式交互的復雜性。

由此，因為歸因于停止整個存儲器信道，ZQ校準可花費大量的時間，且實質上影響存儲器等待時間，需要增加所述存儲器級在自刷新模式下花費的時間且減少信道停止時間的技術，來改進存儲器功耗和性能。

發明內容