[發明專利]使用多級DDR系統中的基于業務的自刷新來進行周期性ZQ校準

有效

• 申請號: 201780030333.0
• 申請日: 2017-05-12
• 公開（公告）號: CN109155139B
• 公開（公告）日: 2022-06-24
• 發明（設計）人: 王力永
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C29/02;G11C29/12;G11C11/406;G11C11/4093;G11C29/50;G06F13/16;H04L25/02;G11C29/44
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

1.一種用于存儲器校準的方法，其包括：

調度ZQ校準短命令來根據ZQ間隔校準多級雙數據速率DDR存儲器系統；

響應于確定動態隨機存取存儲器DRAM級在所述ZQ間隔處于自刷新模式，記錄多級DDR存儲器系統中的所述DRAM級未命中所述ZQ校準短命令；以及

至少部分地基于在所述DRAM級處于所述自刷新模式時未命中的某一數目的ZQ校準短命令，在退出所述自刷新模式之后，調度ZQ命令來校準所述DRAM級。

2.根據權利要求1所述的方法，其中在退出所述自刷新模式之后調度所述ZQ命令來校準所述DRAM級包括：響應于未命中的ZQ校準短命令的所述數目低于第一閾值，在下一ZQ間隔中調度另一ZQ校準短命令。

3.根據權利要求1所述的方法，其中在退出所述自刷新模式之后調度所述ZQ命令來校準所述DRAM級包括：響應于未命中的ZQ校準命令的所述數目達到第一閾值，在下一ZQ間隔中調度ZQ校準長命令。

4.根據權利要求3所述的方法，其進一步包括：

響應于所述DRAM級在所述下一ZQ間隔之前退出所述自刷新模式，在所述下一ZQ間隔執行經調度的ZQ校準長命令；以及

響應于執行所述經調度的所述ZQ校準長命令而恢復正常ZQ行為，其中恢復所述正常ZQ行為包括調度ZQ校準短命令來根據所述ZQ間隔校準所述DRAM級。

5.根據權利要求3所述的方法，其進一步包括：

響應于至少一個DRAM級在所述下一ZQ間隔之前不退出所述自刷新模式，記錄所述DRAM級未命中所述ZQ校準長命令；以及

響應于確定所述DRAM級在處于所述自刷新模式時未命中的ZQ校準長命令的數目低于第二閾值，在下一ZQ間隔中調度另一ZQ校準長命令。

6.根據權利要求3所述的方法，其進一步包括：

響應于至少一個DRAM級在所述下一ZQ間隔之前不退出所述自刷新模式，記錄所述DRAM級未命中所述ZQ校準長命令；以及

響應于所述DRAM級在處于所述自刷新模式時未命中的ZQ校準長命令的數目達到第二閾值，在所述DRAM級退出所述自刷新模式后，即刻觸發所述ZQ校準長命令，其中緊接在所述DRAM級退出所述自刷新模式之后且在存取所述多級DDR存儲器系統的任何請求之前，執行所觸發的ZQ校準長命令。

7.根據權利要求6所述的方法，其進一步包括跳過所執行的ZQ校準長命令之后的下一經調度的ZQ間隔。

8.根據權利要求1所述的方法，其中在先前ZQ校準完成之后，在所述DRAM級進入所述自刷新模式之前，調度所述ZQ命令來補償電壓和溫度的變化。

9.根據權利要求1所述的方法，其中所述ZQ命令包括另一ZQ校準短命令或ZQ校準長命令。

10.根據權利要求1所述的方法，其中所述ZQ校準短命令在比ZQ校準長命令少的時鐘循環中完成，且其中所述ZQ校準長命令補償比所述ZQ校準短命令寬的電壓和溫度的變化。

11.一種用于存儲器校準的設備，其包括：

雙數據速率DDR存儲器系統，其包括多個動態隨機存取存儲器DRAM級；以及

存儲器控制器，其耦合到所述DDR存儲器系統，其中所述存儲器控制器經配置以：

調度ZQ校準短命令來根據ZQ間隔校準所述DDR存儲器系統；

響應于確定DRAM級在所述ZQ間隔處于自刷新模式，記錄所述DDR存儲器系統中的所述多個動態隨機存取存儲器DRAM級之中的所述DRAM級未命中所述ZQ校準短命令；以及

至少部分地基于在所述DRAM級處于所述自刷新模式時未命中的某一數目的ZQ校準短命令，在退出所述自刷新模式之后，調度ZQ命令來校準所述DRAM級。