[發明專利]制造應變絕緣體上半導體襯底的方法

有效

• 申請號: 201780029897.2
• 申請日: 2017-05-17
• 公開（公告）號: CN109155277B
• 公開（公告）日: 2023-10-24
• 發明（設計）人: 沃爾特·施瓦岑貝格;G·夏巴納;尼古拉斯·達瓦爾
• 申請（專利權）人: 索泰克公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 宋珂;龐東成

本發明涉及制造應變絕緣體上半導體襯底的方法，所述方法包括：(a)提供包括單晶半導體層(13)的供體襯底(1)；(b)提供包括應變單晶半導體材料的表面層(20)的接收襯底(2)；(c)使所述供體襯底(1)與所述接收襯底(2)接合，介電層(11,22)位于界面處；(d)將所述單晶半導體層(13)從所述供體襯底(1)轉移至所述接收襯底(2)；(e)從由所轉移的單晶半導體層(13)、所述介電層(11,22)和所述應變半導體材料層(20)形成的堆疊體切割下一部分，所述切割操作導致所述應變半導體材料中應變的弛豫，并且導致將所述應變的至少一部分施加至所轉移的單晶半導體層。步驟(b)另外包括在所述接收襯底(2)的應變半導體材料層(20)上形成介電接合層(22)或由與所述供體襯底(1)的單晶半導體層(13)相同的弛豫或至少部分弛豫的單晶材料組成的接合層(23)，并且在步驟(c)中，所述接合層(22,23)位于所述供體襯底和所述接收襯底之間的接合界面處。

技術領域

本發明涉及制造應變絕緣體上半導體(strained semiconductor-on-insulator)襯底的方法，以及這種襯底。

背景技術

對于數字應用，特別是對于超過22nm節點的技術節點，尋求具有增強的電荷載流子遷移率的材料。

在這些材料中，FDSOI(全耗盡絕緣體上硅(fully depleted silicon-on-insulator)的首字母縮寫)襯底的特征是在掩埋的電絕緣層上的非常薄(即通常小于50nm厚)的硅層，硅層可能用于形成CMOS晶體管的信道。

已經將應變絕緣體上硅(sSOI)確定為允許增強硅層中電荷載流子的遷移率的解決方案并且已經證明其良好性能。

各種制造方法是已知的。

文獻US2014/0225160特別公開了一種方法，其允許存在于位于接收襯底表面上的硅-鍺層中的應變的至少一部分經由介電層轉移至接合到所述接收襯底的初始弛豫硅層，所述介電層用于形成SOI的掩埋絕緣層。當通過至少超出應變硅-鍺層延伸到接收襯底中的溝槽切割所述堆疊體的一部分時，發生該應變轉移。因此，硅-鍺層的壓縮應變的弛豫至少部分地以硅層的拉伸應變的形式傳遞。

基于該原理，可以根據以下步驟制造sSOI襯底：

-提供包括由氧化硅層11覆蓋的單晶硅層10的供體襯底1(參見圖1A)；

-將離子物質注入供體襯底1中，以便形成弱化區12，這允許界定待轉移的硅層13(參見圖1B)；

-提供包括處于壓縮應變下的硅-鍺表面層20的接收襯底2(參見圖1C)；

-供體襯底1與接收襯底2接合，氧化硅層11(其用于形成sSOI襯底的掩埋絕緣層)和應變硅-鍺層20處于接合界面處(參見圖1D)；

通過使供體襯底沿弱化區分離，將單晶硅層13轉移到接收襯底2上(參見圖1E)；

-溝槽T形成在由應變硅-鍺層20、掩埋氧化物層11和所轉移的半導體層13組成的堆疊體的一部分周圍，所述溝槽超過應變硅-鍺層20延伸到接收襯底2中(參見圖1F)。所述切割操作導致硅-鍺的至少部分弛豫和至少部分所述應變傳遞到所述一部分中的轉移硅層，從而允許形成由sSOI表示的應變絕緣體上半導體襯底。

對于超過22nm技術節點的應用，掩埋介電層的厚度應小于或等于25nm。

對于介電層的這種低厚度，sSOI襯底的最終缺陷率很大程度上取決于接合條件，特別是取決于接合界面處存在的材料。

然而，盡管將常規用于半導體領域的表面制備處理應用于硅-鍺層，但仍然觀察到sSOI襯底的顯著程度的缺陷。

發明內容