[發明專利]制造應變絕緣體上半導體襯底的方法

有效

• 申請號: 201780029897.2
• 申請日: 2017-05-17
• 公開（公告）號: CN109155277B
• 公開（公告）日: 2023-10-24
• 發明（設計）人: 沃爾特·施瓦岑貝格;G·夏巴納;尼古拉斯·達瓦爾
• 申請（專利權）人: 索泰克公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 宋珂;龐東成

1.制造應變絕緣體上半導體襯底的方法，所述方法包括：

(a)提供包括單晶半導體層(13)的供體襯底(1)；

(b)提供包括應變單晶半導體材料的表面層(20)的接收襯底(2)；

(c)使所述供體襯底(1)與所述接收襯底(2)接合，介電層(11,22)位于界面處；

(d)將所述單晶半導體層(13)從所述供體襯底(1)轉移至所述接收襯底(2)；

(e)從由所轉移的單晶半導體層(13)、所述介電層(11,22)和所述應變半導體材料層(20)形成的堆疊體切割下一部分，所述切割操作導致所述應變半導體材料中應變的弛豫，并且導致將所述應變的至少一部分施加至所轉移的單晶半導體層；

所述方法的特征在于，步驟(b)另外包括在所述接收襯底(2)的所述應變半導體材料層(20)上形成介電接合層(22)或由與所述供體襯底(1)的所述單晶半導體層(13)相同的弛豫或至少部分弛豫的單晶材料組成的接合層(23)，并且在步驟(c)中，所述接合層(22,23)位于所述供體襯底和所述接收襯底之間的接合界面處。

2.如權利要求1所述的方法，其中，所述接合層(22)通過在所述接收襯底的應變半導體材料層(20)上沉積介電材料而形成。

3.如權利要求2所述的方法，其中，所述供體襯底(1)包括在所述單晶半導體層上的第一介電層(11)，所述第一介電層(11)和所述接合層(22)一起形成所述應變絕緣體上半導體襯底的掩埋電絕緣層(30)。

4.如權利要求2或3所述的方法，其中，所述接合層(22)包括半導體材料的氧化物或氮化物。

5.如權利要求2至4中任一項所述的方法，其中，所述接合層(22)的厚度為1至30nm。

6.如權利要求1所述的方法，其中，所述接合層(23)通過在所述應變半導體材料層(20)上外延生長與所述供體襯底(1)的所述單晶半導體層(13)相同的半導體材料而形成。

7.如權利要求6所述的方法，其中，所述接合層(23)的厚度為1至20nm。

8.如權利要求6或7所述的方法，其中，所述接合層(23)和所述供體襯底的所述單晶半導體層(13)由硅制成。

9.如權利要求1至8中任一項所述的方法，其中，所述應變半導體材料層(20)由硅-鍺制成。

10.如權利要求9所述的方法，其中，所述應變半導體層(20)通過在硅載體襯底(21)上外延生長而形成。

11.如權利要求1至10中任一項所述的方法，其中，在完成步驟(d)后，所轉移的單晶半導體層(13)和所述應變半導體材料層(20)之間包含的所述介電層(11,22,30)的厚度小于或等于50nm，優選小于或等于25nm。

12.如權利要求1至11中任一項所述的方法，其中，步驟(a)包括將離子物質注入到所述供體襯底(1)中以便形成界定所述單晶半導體層(13)的弱化區(12)的操作，并且步驟(d)包括使所述供體襯底(1)沿著所述弱化區(12)分離。

13.如權利要求1至11中任一項所述的方法，其中，步驟(d)包括使所述供體襯底(1)在與接合界面(I)相反的面上減薄直至所轉移的單晶半導體層(13)的操作。

14.如權利要求1至13中任一項所述的方法，所述方法在步驟(e)之前另外包括使所轉移的單晶半導體層(13)減薄和/或平滑的步驟。

15.如權利要求1至14中任一項所述的方法，其中，切割所述堆疊體的所述部分的操作通過超出所述應變半導體材料層(20)延伸到所述接收襯底(2)中的溝槽隔離(T)來進行。