[發明專利]存儲器單元及存儲器陣列

有效

• 申請號: 201780029593.6
• 申請日: 2017-07-31
• 公開（公告）號: CN109155310B
• 公開（公告）日: 2023-03-31
• 發明（設計）人: 蘇拉吉·J·馬修;克里斯·K·布朗;拉古納特·辛噶納馬拉;維納伊·奈爾;福阿德·艾哈邁德;法蒂瑪·雅遜·席賽克-艾吉;迪姆·提·N·德蘭
• 申請（專利權）人: 美光科技公司
• 主分類號: H10B12/00
• 分類號: H10B12/00
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

一些實施例包含存儲器單元，其具有由半導體基底支撐的第一晶體管，并且具有在所述第一晶體管之上并彼此垂直堆疊的第二及第三晶體管。一些實施例包含具有第一、第二及第三晶體管的存儲器單元。所述第三晶體管在所述第二晶體管之上，且所述第二及第三晶體管在所述第一晶體管之上。所述第一晶體管具有第一及第二源極/漏極區，所述第二晶體管具有第三及第四源極/漏極區，且所述第三晶體管具有第五及第六源極/漏極區。讀取位線與所述第六源極/漏極區耦合。寫入位線與所述第一源極/漏極區耦合。寫入字線包含所述第一晶體管的柵極。讀取字線包含所述第三晶體管的柵極。電容器與所述第二源極/漏極區耦合并與所述第二晶體管的柵極耦合。

技術領域

存儲器單元，例如具有三個晶體管及電容器的存儲器單元(即，3T-1C存儲器單元)。存儲器陣列包括3T-1C存儲器單元。

背景技術

現有技術存儲器單元配置利用單個電容器與三個晶體管的組合，并且可稱為3T-1C存儲器單元。此類存儲器單元在圖1中被示意性地說明為存儲器單元2。三個晶體管標記為T1、T2及T3。

T1的源極/漏極區與寫入位線(WBL)連接，T1的另一源極/漏極區與電容器(CAP)連接。T1的柵極與寫入字線(WWL)連接。

T2的源極/漏極區與公共板(CP)連接，T2的另一源極/漏極區與T3的源極/漏極區連接。公共板可與任何合適電壓耦合，例如在大于或等于接地到小于或等于VCC的范圍內的電壓(即，接地≤CP≤VCC)。在一些應用中，公共板的電壓約為VCC的一半(即，約為VCC/2)。

T2的柵極與電容器(CAP)連接。

T3的源極/漏極區中的一者是與T2的源極/漏極區連接的源極/漏極區，且另一者與讀取位線(RBL)連接。T3的柵極與讀取字線(RWL)連接。

可在DRAM(動態隨機存取存儲器)中利用圖1的3T-1C配置。目前，DRAM通常利用具有一個電容器與一晶體管的組合的存儲器單元(所謂的1T-1C存儲器單元)，其中電容器與晶體管的源極/漏極區耦合。與1T-1C配置相比，3T-1C配置的可能優點是存儲在3T-1C配置內的電容器上的電荷用于控制T2的柵極而不是直接與位線共享。與1T-1C配置相比，這可使得能夠在3T-1C配置中利用低得多的電容。現有1T-1C配置的可擴展性的一個限制是：已證明難以將具有足夠高電容的電容器并入高度集成的架構中。因此，與1T-1C配置相比，3T-1C配置的利用以及此類配置的相關聯較低電容需求可最終實現增加的可擴展性。然而，3T-1C配置具有比1T-1C配置更多的組件(三個晶體管而不是一個)，這可能使得難以將3T-1C配置并入高度集成的現代存儲器架構中。

期望開發適合于并入高度集成的現代存儲器架構中的3T-1C配置。

附圖說明

圖1是具有3個晶體管及1個電容器的現有技術存儲器單元的示意圖。

圖2是說明具有3個晶體管及1個電容器的存儲器單元的實例配置的框圖。

圖3是存儲器陣列的區的示意性橫截面側視圖，其展示具有3個晶體管及1個電容器的存儲器單元的實例配置。

圖4是圖3的存儲器陣列的示意頂視圖。

圖5及6是存儲器陣列的示意性橫截面側視圖，其說明具有3個晶體管及1個電容器的存儲器單元的額外實例配置。

圖7到11是T3晶體管的區，其展示此類晶體管的實例實施例配置。

具體實施方式

一些實施例包含3T-1C配置，其中兩個或更多個組件相對于彼此垂直堆疊。此垂直堆疊可增加集成度。圖2示意性地說明實例實施例3T-1C存儲器單元架構5。所述架構包含由基底支撐的晶體管T1。