[發明專利]用于自適應時鐘設計的系統和方法

有效

• 申請號: 201780020943.2
• 申請日: 2017-04-12
• 公開（公告）號: CN108885475B
• 公開（公告）日: 2021-12-03
• 發明（設計）人: P·賈殷;V·邦薩爾;M·梅赫羅特拉;K·A·柏曼
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G06F1/08
• 分類號: G06F1/08;G06F1/30
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

1.一種用于減輕電壓下降的設備，其包括：

處理器，其耦合到第一電力供應器；

多路復用器，其耦合到所述處理器；

時鐘模塊，其耦合到所述多路復用器和所述第一電力供應器，其中所述時鐘模塊包含時鐘延遲組件；以及

鎖相回路PLL，其耦合到所述多路復用器，

其中所述時鐘模塊將第一時鐘信號輸出到所述多路復用器，并接收來自所述PLL的第二時鐘信號，所述第一時鐘信號由所述時鐘延遲組件產生，

其中所述多路復用器經配置以選擇來自所述時鐘模塊的所述第一時鐘信號或來自所述PLL的第三時鐘信號來輸出到所述處理器，且

其中，基于檢測到所述第一電力供應器上的電壓的第一下降，所述多路復用器選擇來自所述時鐘模塊的所述第一時鐘信號來輸出到所述處理器。

2.根據權利要求1所述的設備，其中所述PLL耦合到不同于所述第一電力供應器的第二電力供應器。

3.根據權利要求1所述的設備，其中所述時鐘延遲組件包括環形振蕩器。

4.根據權利要求1所述的設備，其中響應于檢測到所述第一電力供應器上的所述電壓的所述第一下降，所述時鐘延遲組件減慢所述第一時鐘信號的頻率。

5.根據權利要求1所述的設備，其中所述時鐘延遲組件包含多個延遲元件，且其中所述多個延遲元件中的每一延遲元件在被選定時，使所述第一時鐘信號延遲等于所述多個延遲元件中的每一其余延遲元件的延遲量的延遲量。

6.根據權利要求5所述的設備，其中選擇所述多個延遲元件的數目是基于來自所述PLL的所述第二時鐘信號，且其中所述第二時鐘信號是基于用戶配置。

7.根據權利要求1所述的設備，其中基于所述時鐘模塊和所述處理器正連接到所述第一電力供應器，所述時鐘模塊實時檢測并響應所述電壓的所述第一下降。

8.根據權利要求1所述的設備，其中基于檢測到所述第一電力供應器上的所述電壓的所述第一下降已過去，所述多路復用器選擇來自所述PLL的所述第三時鐘信號。

9.根據權利要求1所述的設備，其中將所述時鐘延遲組件的延遲校準到所述PLL的頻率。

10.根據權利要求9所述的設備，其中實時、按周期性間隔、在一或多個觸發條件后、基于用戶觸發包含所述處理器的用戶裝置的模式改變，或其任何組合來執行所述校準。

11.根據權利要求10所述的設備，其中所述用戶觸發所述模式改變包括所述用戶將所述用戶裝置的操作模式從第一模式切換到第二模式，其中所述第二模式利用所述處理器的比所述第一模式低的頻率。

12.根據權利要求1所述的設備，其中在所述第一電力供應器上檢測到所述電壓的第二下降，所述電壓的所述第二下降在與所述電壓的所述第一下降不同的頻譜中，且其中所述第一電力供應器耦合到一或多個濾波器，其經配置以基于所述電壓的所述第二下降在所述不同的頻譜中，繞過所述電壓的所述第二下降。

13.一種減輕電壓下降的方法，其包括：

通過耦合到多路復用器的時鐘模塊，將第一時鐘信號輸出到所述多路復用器，所述第一時鐘信號由所述時鐘模塊的時鐘延遲組件產生；

通過所述時鐘模塊，接收來自鎖相回路PLL的第二時鐘信號，其中所述PLL將第三時鐘信號輸出到耦合到所述PLL和所述多路復用器的處理器；

通過所述多路復用器，基于檢測到第一電力供應器上的電壓的第一下降，選擇所述第一時鐘信號來輸出到所述處理器；以及

通過所述多路復用器，基于檢測到所述第一電力供應器上的所述電壓的所述第一下降已過去，選擇所述第三時鐘信號來輸出到所述處理器，

其中所述時鐘模塊和所述處理器耦合到所述第一電力供應器。