[發明專利]用于個別地配置共享公共命令存取總線的動態隨機存取存儲器的系統和方法

有效

• 申請號: 201780011119.0
• 申請日: 2017-01-12
• 公開（公告）號: CN108604212B
• 公開（公告）日: 2021-08-31
• 發明（設計）人: F·阿奎爾;M·德羅普;V·斯里尼瓦斯;P·克洛維斯
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 張立達;王英

1.一種用于操作個人計算設備PCD中的動態隨機存取存儲器DRAM設備的方法，所述方法包括：

在所述DRAM設備中的所述DRAM中提供都與所述DRAM設備的解碼器通信的命令解碼器、模式寄存器塊和多用途命令MPC緩沖器；

經由所述DRAM設備特有的數據DQ總線在所述MPC緩沖器處接收信息，所述信息是從所述DRAM設備外部發送的；

將所接收的信息從所述MPC緩沖器提供給所述解碼器；

基于所接收的信息，利用所述解碼器來確定是否針對所述DRAM設備屏蔽模式寄存器寫入MRW；

響應于所述確定，如果所述確定是針對所述DRAM設備屏蔽所述MRW，則將屏蔽信號從所述解碼器發送到所述命令解碼器；

經由共享命令存取CA總線在所述命令解碼器處接收第一MRW，所述第一MRW是從所述DRAM設備外部發送的；以及

響應于來自所述解碼器的指令：

如果所述指令是屏蔽MRW，則在所述命令解碼器處忽略所述第一MRW，以及

如果所述指令是不屏蔽MRW，則將所述第一MRW從所述命令解碼器轉發到所述模式寄存器塊。

2.根據權利要求1所述的方法，其中，所述DRAM設備包括多晶片DRAM存儲器的第一晶片。

3.根據權利要求1所述的方法，其中，所述方法還包括：

在經由所述特有的DQ總線在所述MPC緩沖器處接收所述信息之前，經由共享CA總線在所述命令解碼器處接收第一命令，所述第一命令包括使能信息；以及

響應于所接收的使能信息，將使能信號發送到所述解碼器以使所述解碼器變為活動的。

4.根據權利要求3所述的方法，其中，所述使能信息包括經由所述共享CA總線在所述命令解碼器處接收的MRW。

5.根據權利要求1所述的方法，其中，所述MPC緩沖器包括先進先出FIFO緩沖器，并且在所述DRAM設備的所述MPC緩沖器處接收的所述信息包括MPC命令。

6.根據權利要求5所述的方法，其中，所述MPC命令包括屏蔽比特，并且由所述解碼器進行的所述確定是基于對所述屏蔽比特的設置的。

7.根據權利要求1所述的方法，其中，所述解碼器包括相位檢測器，并且在所述DRAM設備的所述MPC緩沖器處接收的所述信息包括DQS脈沖。

8.根據權利要求7所述的方法，其中，由所述解碼器進行的所述確定是基于所述DQS脈沖的相位的。

9.根據權利要求1所述的方法，其中，將所述屏蔽信號從所述解碼器發送到所述命令解碼器還包括指示所述命令解碼器僅屏蔽所述第一MRW。

10.根據權利要求1所述的方法，其中，將所述屏蔽信號從所述解碼器發送到所述命令解碼器還包括：指示所述命令解碼器屏蔽MRW，直到第二屏蔽信號在所述命令解碼器處被接收為止。