[發(fā)明專利]用于側(cè)向硬模凹槽減小的混合碳硬模有效
| 申請?zhí)枺?/td> | 201780006952.6 | 申請日: | 2017-01-04 |
| 公開(公告)號: | CN108475640B | 公開(公告)日: | 2023-06-06 |
| 發(fā)明(設(shè)計)人: | 托馬斯·瓊?cè)f·權(quán);程睿;阿布海杰特·巴蘇·馬利克;平爾萱;安在洙 | 申請(專利權(quán))人: | 應(yīng)用材料公司 |
| 主分類號: | H01L21/3213 | 分類號: | H01L21/3213;H10B43/27;H01L21/033;H01L21/02;H01L21/308;H01L21/311 |
| 代理公司: | 北京律誠同業(yè)知識產(chǎn)權(quán)代理有限公司 11006 | 代理人: | 徐金國;趙靜 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 用于 側(cè)向 凹槽 減小 混合 碳硬模 | ||
本公開內(nèi)容的實施方式涉及改善的硬模材料和用于基板的圖案化和蝕刻的方法。多個硬模可與圖案化和蝕刻工藝共同使用以實現(xiàn)先進(jìn)的裝置架構(gòu)。在一個實施方式中,第一硬模和第二硬模設(shè)置于基板上,所述基板具有設(shè)置于所述基板上的各種材料層。在第一蝕刻工藝期間可使用第二硬模以圖案化第一硬模。可在第一硬模和第二硬模上沉積第三硬模,并且可使用第二蝕刻工藝以在材料層中形成通道。
技術(shù)領(lǐng)域
本公開內(nèi)容的實施方式大體上涉及在基板的圖案化和蝕刻中所利用的方法和材料。更具體地,本文所描述的實施方式涉及混合碳硬模。
背景技術(shù)
集成電路已發(fā)展成可在單一芯片(chip)上包含數(shù)百萬個晶體管、電容器和電阻器的復(fù)雜裝置。芯片設(shè)計的發(fā)展持續(xù)需要更快的電路和更大的電路密度。對具有更大電路密度的更快電路的需求施加相應(yīng)的要求于用來制造此類集成電路的材料上。尤其是隨著集成電路部件的尺寸減小到亞微米級,通常需要使用低電阻率導(dǎo)電材料以及低介電常數(shù)絕緣材料以獲得用于此類部件的合適電性能。
隨著集成裝置圖案的特征尺寸減小,特征的臨界尺寸(CD)要求變成對于穩(wěn)定和可重復(fù)裝置性能越來越重要的標(biāo)準(zhǔn)。跨基板的可允許的CD變化也隨著特征CD的縮放(scaling)而縮放。由于側(cè)向尺寸縮放比豎直尺寸縮放快和因裝置電容(capacitance)問題,高長寬比(HAR)目前在半導(dǎo)體工業(yè)內(nèi)是普遍的。
當(dāng)此類高要求的長寬比和CD控制與高蝕刻選擇性、側(cè)壁平滑度(smoothness)和高工具處理量(tool?throughput)的要求相結(jié)合時,用于任何硬件配置的工藝裕度可變得非常小。在許多情況下,當(dāng)將若干工藝氣體合并至與極端的硬件設(shè)定(如非常高的RF偏壓功率)結(jié)合的復(fù)雜的蝕刻劑氣體混合物,,以達(dá)到側(cè)壁鈍化、蝕刻速率和掩模選擇性之間的脆弱平衡時,出現(xiàn)小的工藝裕度(process?window)。然而,此類小的工藝裕度通常遭受性能限制,所述性能限制不能使用當(dāng)前可用的工藝和材料而調(diào)整出蝕刻工藝。
因此,本領(lǐng)域需要改善的硬模材料和方法。
發(fā)明內(nèi)容
在一個實施方式中,提供基板處理方法。所述方法包含以下步驟:沉積第一硬模于設(shè)置在基板上的一個或多個材料層上,和沉積第二硬模于第一硬模上。可圖案化第二硬模,并且可執(zhí)行第一蝕刻工藝以蝕刻第一硬模和第二硬模。可在一個或多個材料層、第一硬模和第二硬模上保形地(conformally)沉積第三硬模,并且可執(zhí)行第二蝕刻工藝以蝕刻一個或多個材料層來在一個或多個材料層中形成通道。
在另一實施方式中,提供基板處理方法。所述方法包含以下步驟:沉積第一硬模于設(shè)置在基板上的一個或多個含氧化物和氮化物的材料層上,和沉積第二硬模于第一硬模上。執(zhí)行第一蝕刻工藝以蝕刻第一硬模和第二硬模,并且保形地沉積碳氮化硼硬模于一個或多個含氧化物和氮化物的材料層、第一硬模和第二硬模上。執(zhí)行第二蝕刻工藝以蝕刻一個或多個含氧化物和氮化物的材料層來在一個或多個含氧化物和氮化物的材料層中形成通道,并且第二蝕刻工藝是使用從由CH4、N2、O2和富含氟的先驅(qū)物組成的群組選出的先驅(qū)物的基于等離子體的蝕刻工藝。
在另一實施方式中,提供基板處理方法。所述方法包含以下步驟:沉積碳質(zhì)硬模(carbonaceous?hardmask)于設(shè)置在基板上的一個或多個含氧化物和氮化物的材料層上,和沉積含硅的介電硬模于碳質(zhì)硬模上。執(zhí)行第一蝕刻工藝以蝕刻碳質(zhì)硬模和含硅的介電硬模,并且保形地沉積碳氮化硼硬模于一個或多個含氧化物和氮化物的材料層、碳質(zhì)硬模和含硅的介電硬模上。執(zhí)行第二蝕刻工藝以蝕刻一個或多個含氧化物和氮化物的材料層以在一個或多個含氧化物和氮化物的材料層中形成通道,并且第二蝕刻工藝是使用從由CH4、N2、O2和富含氟的先驅(qū)物組成的群組選出的先驅(qū)物的基于等離子體的蝕刻工藝。
附圖說明
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于應(yīng)用材料公司,未經(jīng)應(yīng)用材料公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201780006952.6/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





