[發(fā)明專利]半導體裝置的制造方法和半導體裝置

有效

• 申請?zhí)枺?/td>: 201780004266.5
• 申請日: 2017-04-25
• 公開（公告）號: CN108292605B
• 公開（公告）日: 2021-08-27
• 發(fā)明（設計）人: 西山雄士;宮崎正行;北村祥司
• 申請（專利權）人: 富士電機株式會社
• 主分類號: H01L21/329
• 分類號: H01L21/329;H01L21/265;H01L29/872
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 楊敏;金玉蘭

使將雜質注入到碳化硅半導體層的工序高效化。提供一種制造方法，其是具備碳化硅半導體層的半導體裝置的制造方法，具備雜質注入步驟：在將碳化硅半導體層的溫度設為150℃以下的狀態(tài)下，針對碳化硅半導體層處的雜質注入區(qū)，將雜質多次注入到不同的深度。在雜質注入步驟中，可以在將碳化硅半導體層的溫度設為室溫以上的狀態(tài)下，針對雜質注入區(qū)，將雜質多次注入到不同的深度。

技術領域

本發(fā)明涉及半導體裝置的制造方法和半導體裝置。

背景技術

以往，已知有使用了碳化硅(在本說明書中，有時稱為SiC)的半導體裝置。作為用于在SiC基板形成器件結構的雜質注入工藝，已知有離子注入法(例如，參照專利文獻1)。

專利文獻1：日本特開2009-252811號公報

發(fā)明內容

技術問題

為了抑制離子注入時的結晶缺陷產生，將離子注入時的基板溫度設定為175℃～500℃程度。通過將基板溫度設為高溫，能夠抑制結晶缺陷的產生，但是基板的升溫和降溫會耗費時間。

技術方案

在本發(fā)明的第一方式中，提供具備碳化硅半導體層的半導體裝置的制造方法。制造方法可以具備在將碳化硅半導體層的溫度設為150℃以下的狀態(tài)下，將雜質注入到碳化硅半導體層處的雜質注入區(qū)的雜質注入步驟。在雜質注入步驟中，可以針對雜質注入區(qū)，將雜質多次注入到不同的深度。

在雜質注入步驟中，可以在將碳化硅半導體層的溫度設為室溫以上的狀態(tài)下，針對雜質注入區(qū)，將雜質多次注入到不同的深度。在雜質注入步驟中，可以在將碳化硅半導體層配置于室溫氣氛的狀態(tài)下，針對雜質注入區(qū)，將雜質多次注入到不同的深度。

在雜質注入步驟中，可以以使雜質注入區(qū)的雜質濃度成為1.0×10¹⁶/cm³以上且5.0×10¹⁹/cm³以下的方式注入雜質。在雜質注入步驟中，可以以使雜質注入區(qū)的雜質濃度成為1.0×10¹⁸/cm³以下的方式注入雜質。

在雜質注入步驟中，注入有雜質的雜質注入區(qū)的深度方向上的雜質濃度分布可以具有多個峰和多個谷。谷之中第一谷的雜質濃度相對于峰之中第一峰的雜質濃度的比例可以為10％以上且60％以下，上述第一峰是從碳化硅半導體層的注入有雜質的注入面觀察時最深的峰，上述第一谷是從注入面觀察時最深的谷。

雜質濃度分布中的各個峰的在深度方向上的間隔d_p可以滿足下述式(3)

[數(shù)學式3]

其中，相鄰的多個峰的在深度方向上深的一側的峰的雜質濃度分布的標準偏差為σ₁，相鄰的多個峰的在深度方向上淺的一側的峰的雜質濃度分布的標準偏差為σ₂。

從碳化硅半導體層的注入有雜質的注入面觀察時越深，雜質濃度分布中的各個峰的深度方向上的間隔可以越大。從碳化硅半導體層的注入有雜質的注入面觀察時，最深的峰的雜質濃度可以高于第二深的峰的雜質濃度。

雜質注入步驟中的總劑量可以為6.0×10¹⁴/cm²以下。雜質注入步驟中的總劑量可以為1.55×10¹⁴/cm²以下。從碳化硅半導體層的注入有雜質的注入面觀察時，峰之中最深的第一峰的深度可以為0.2μm以上且1.0μm以下。在雜質注入步驟之前，可以具備在碳化硅半導體層的上方形成與雜質注入區(qū)對應的形狀的抗蝕劑掩模的掩模形成步驟。