[實用新型]一種可尋址測試芯片測試系統

有效

• 申請號: 201721911051.5
• 申請日: 2017-12-30
• 公開（公告）號: CN207742296U
• 公開（公告）日: 2018-08-17
• 發明（設計）人: 鄭鍇;楊慎知;陸梅君;藍帆;成家柏
• 申請（專利權）人: 杭州廣立微電子有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 杭州豐禾專利事務所有限公司 33214
• 代理人: 李久林

1.一種可尋址測試芯片測試系統，包括測試儀器、探針卡及可尋址測試芯片，測試儀器與可尋址測試芯片通過探針卡相連并構成測試通路，可尋址測試芯片包括尋址電路、開關電路、若干待測器件和若干引腳，尋址電路與開關電路配合以選定指定的待測器件；引腳包括與芯片上電源端對應的電源引腳、與開關電路對應的測試引腳和與地址電路對應的地址引腳，其特征在于，探針卡上集成有多用地址寄存器，該多用地址寄存器可根據外部信號的變化實現計數器或移位器的功能；測試儀器包括一個開關矩陣模塊、一個函數發生器、第一源測量單元、第二源測量單元、第三源測量單元和至少三個用于對待測器件并行測試的第四源測量單元；測試儀器中的第一源測量單元通過探針卡連接到可尋址測試芯片的電源引腳，為可尋址測試芯片供電；第二源測量單元與開關矩陣模塊相連，開關矩陣、第三源測量單元和函數發生器連接到探針卡上的多用地址寄存器，其中函數發生器還連接到第一源測量單元；第四源測量單元通過探針卡連接到測試芯片中的開關電路，從而為測試芯片中的開關電路提供電壓和數據測試；探針卡上的多用地址寄存器與測試芯片中的尋址電路相連。

2.根據權利要求1所述的一種可尋址測試芯片測試系統，其特征在于，多用地址寄存器包括多個時鐘邊沿觸發器，一個計數器邏輯，一個移位器邏輯和一個多路復用器；所述地址寄存器輸入端口包含重置信號端口RST、時鐘信號端口CLK、移位使能信號端口SE、移位數據輸入信號端口SI，輸出端口為地址信號端口addr；所述地址寄存器內部連接構成為：多個時鐘邊沿觸發器的輸入D連接到多路復用器的輸出data、輸入R連接到RST、輸入CK連接到CLK、輸出Q連接到地址信號addr，計數器邏輯的輸入連接到地址信號線addr；移位器邏輯的輸入連接到地址信號線addr和SI；多路復用器的輸入連接到SE、計數器邏輯的輸出和移位器邏輯的輸出。

3.根據權利要求1或2所述的一種可尋址測試芯片測試系統，其特征在于，測試儀器包括線上分析引擎和數據庫，線上分析引擎與數據庫、函數發生器和第四源測量單元連接。

4.根據權利要求1所述的一種可尋址測試芯片測試系統，其特征在于，包括兩個或以上用于為待測芯片供電的第一源測量單元。

5.根據權利要求1所述的一種可尋址測試芯片測試系統，其特征在于，探針卡上配置有緩沖器，緩沖器的輸入端與函數發生器的輸出端連接，緩沖器的輸出端連接到第四源測量單元。